常见硬件工程师笔试题标准答案
硬件工程师招聘笔试题与参考答案(某大型央企)2025年
2025年招聘硬件工程师笔试题与参考答案(某大型央企)(答案在后面)一、单项选择题（本大题有10小题，每小题2分，共20分）1、在数字逻辑电路设计中，最基本的逻辑门不包括以下哪一种？A. 与门B. 或门C. 非门D. 同或门2、在计算机系统中，用来存放CPU当前正在执行的指令的寄存器是？A. 程序计数器（PC）B. 指令寄存器（IR）C. 数据寄存器（DR）D. 状态寄存器（SR）3、以下哪个不是硬件工程师在电路设计中需要遵循的原则？A、可靠性原则B、经济性原则C、环保性原则D、美观性原则4、在数字电路中，一个标准的TTL与非门输入端接有3个低电平信号，输出端接有4个高电平信号，该与非门的输入逻辑表达式为：A、Y = AB’ + C’D’B、Y = A + B + C + DC、Y = AB + CDD、Y = A’ + B’ + C’ + D’5、以下哪种类型的存储器在计算机系统中通常用作主存储器？A. 硬盘驱动器（HDD）B. 固态硬盘（SSD）C. 只读存储器（ROM）D. 动态随机存取存储器（DRAM）6、在硬件设计中，以下哪种接口用于连接计算机与外部显示设备？A. USBB. SATAC. PCIeD. HDMI7、题干：以下哪种电子元件在数字电路中主要用作存储信息？A. 电阻B. 电容C. 晶体管D. 寄存器8、题干：在计算机系统中，以下哪个部件负责将用户输入的字符转换成相应的ASCII码？A. 中央处理器（CPU）B. 存储器C. 输入设备D. 输出设备9、在以下哪种情况下，一个数字信号被描述为“过采样”？A. 采样频率低于奈奎斯特频率B. 采样频率等于奈奎斯特频率C. 采样频率高于奈奎斯特频率D. 采样频率低于信号的最高频率 10、在数字信号处理中，以下哪个概念与“零阶保持器”相对应？A. 滤波器B. 离散傅里叶变换（DFT）C. 滑动平均滤波器D. 零阶保持器二、多项选择题（本大题有10小题，每小题4分，共40分）1、题干：以下哪些技术属于硬件工程师在嵌入式系统设计中常用的技术？（）A、C语言编程B、Verilog或VHDL硬件描述语言C、PCB设计D、Linux操作系统E、数字信号处理2、题干：以下哪些硬件接口属于USB接口标准的一部分？（）A、USB 1.1B、USB 2.0C、USB 3.0D、USB Type-CE、串行接口（RS-232）3、以下哪些技术或设备属于硬件工程师在嵌入式系统开发中常用的？（）A. ARM处理器B. FPGA（现场可编程门阵列）C. 磁盘阵列D. USB接口4、在硬件设计过程中，以下哪些测试方法可以帮助硬件工程师验证电路设计的正确性？（）A. 功能仿真B. 实验室测试C. 现场调试D. 用户反馈5、以下哪些是硬件工程师在设计和验证电路时需要考虑的电气特性？（）A. 电压波动B. 电流稳定性C. 信号完整性D. 热设计E. 电磁兼容性6、以下关于SMT（表面贴装技术）的说法，正确的是？（）A. SMT可以提高电路的组装密度B. SMT可以提高电路的可靠性C. SMT对电路板的设计要求较高D. SMT的制造成本较高E. SMT适用于大规模生产7、以下哪些属于硬件工程师在产品设计阶段需要考虑的因素？（）A. 成本控制B. 可靠性设计C. 易用性设计D. 环境适应性设计E. 法律法规要求8、以下关于硬件测试的描述，正确的是？（）A. 硬件测试分为功能测试、性能测试、兼容性测试等B. 功能测试主要检查硬件的功能是否满足设计要求C. 性能测试主要检查硬件的性能指标是否达到设计目标D. 兼容性测试主要检查硬件在不同操作系统、软件环境下的运行情况E. 以上都是9、以下哪些组件属于硬件工程师在设计和制造嵌入式系统时可能需要使用的？（）A、微控制器（MCU）B、场效应晶体管（MOSFET）C、可编程逻辑器件（PLD）D、光耦合器E、RF模块 10、下列哪些技术或方法在硬件设计过程中有助于提高系统的可靠性？（）A、冗余设计B、热设计分析C、电磁兼容性（EMC）测试D、故障检测和自恢复机制E、材料老化测试三、判断题（本大题有10小题，每小题2分，共20分）1、硬件工程师在进行电路板设计时，只需要考虑电路的电气性能，无需考虑机械结构设计。
硬件笔试题及答案
硬件笔试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是计算机硬件的基本组成部分？A. CPUB. 内存B. 硬盘D. 操作系统答案：D2. RAM代表什么？A. 随机存取存储器B. 读取存储器C. 记录存储器D. 远程存储器答案：A3. 以下哪个是衡量硬盘存储容量的单位？A. HzB. GBC. mAD. W答案：B4. 以下哪个是衡量CPU性能的关键指标之一？A. 电压B. 频率C. 电流D. 电阻答案：B5. 在计算机硬件中，GPU是指什么？A. 图形处理器B. 通用处理器C. 通用输入设备D. 通用输出设备答案：A6. 以下哪个是网络硬件设备？A. 路由器B. 打印机C. 键盘D. 鼠标答案：A7. 以下哪个是衡量显卡性能的关键指标？A. 内存容量B. 显存容量C. 分辨率D. 刷新率答案：B8. 以下哪个是计算机主板上的插槽类型？A. AGPB. PCIC. USBD. SATA答案：B9. 以下哪个是衡量电源稳定性的指标？A. 功率B. 效率C. 电压D. 电流答案：B10. 以下哪个是衡量显示器质量的关键指标之一？A. 分辨率B. 刷新率C. 响应时间D. 所有以上答案：D二、填空题（每题2分，共20分）11. 计算机硬件系统中，CPU的主要功能是执行______。
答案：程序指令12. 计算机的内存分为______和______两种类型。
答案：RAM（随机存取存储器）；ROM（只读存储器）13. 在计算机中，数据传输速率通常用______来衡量。
答案：Mbps（兆比特每秒）14. 计算机的硬盘主要分为______和固态硬盘两种类型。
答案：机械硬盘15. 在计算机硬件中，BIOS是______的基本输入输出系统。
答案：基本输入输出系统16. 计算机的电源供应器（PSU）的主要职责是将______转换为计算机可以使用的直流电。
答案：交流电17. 在计算机硬件中，PCIe是______的缩写。
硬件工程师笔试试题集锦(均有参考答案)
(2)
注意适当加入旁路电容与时测试用； 注意适当加入 0 欧电阻、电感和磁珠以实现抗干扰和阻抗匹配； PCB 设计阶段 自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接； FM 部分走线要尽量短而粗，电源和地线也要尽可能粗； 旁路电容、晶振要尽量靠近芯片对应管脚； 注意美观与使用方便； 说明自己需要的工艺以及对制板的要求； 防止出现芯片焊错位置，管脚不对应； 防止出现虚焊、漏焊、搭焊等； 先调试电源模块，然后调试控制模块，然后再调试其它模块； 上电时动作要迅速，发现不会出现短路时在彻底接通电源； 调试一个模块时适当隔离其它模块； 各模块的技术指标一定要大于客户的要求； 由于整机调试时仍然会出现很多问题，而且这些问题往往更难解决，如
1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是 Setup 和 Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。 建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定不变的时间。 输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片， 这个 T 就是建立时间通常所说的 Setup Time。如不满足 Setup Time，这个数据就 不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入 触发器。 保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保 持稳定不变的时间。如果 Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产 生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞 争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔 式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消 去项，二是在芯片外部加电容。 (3) 请画出用 D 触发器实现 2 倍分频的逻辑电路？ 答：把 D 触发器的输出端加非门接到 D 端即可，如下图所示：
常见硬件工程师笔试题(标准答案)
硬件工程师笔试题一、电路分析：1、竞争与冒险在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。
因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。
常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。
2、同步与异步同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。
异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。
异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，结束时有停止位3、仿真软件：Proteus4、Setup 和Hold timeSetup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time不够，数据同样不能被打入触发器。
5、IC设计中同步复位与异步复位的区别同步复位在时钟沿采集复位信号，完成复位动作。
异步复位不管时钟，只要复位信号满足条件，就完成复位动作。
异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
硬件工程师招聘笔试题及解答(某大型国企)
招聘硬件工程师笔试题及解答(某大型国企)(答案在后面)一、单项选择题（本大题有10小题，每小题2分，共20分）1、以下哪个不是硬件工程师常用的电子设计自动化（EDA）工具？A、Altium DesignerB、CadenceC、Microsoft OfficeD、Eagle2、在数字电路设计中，以下哪种电路具有非破坏性读出特性？A、SR锁存器B、D触发器C、JK触发器D、T触发器3、以下哪种电子元件在电路中主要起到整流作用？（）A. 电阻B. 电容C. 二极管D. 电感4、以下哪个参数是衡量晶体管放大能力的指标？（）A. 饱和电压B. 开关电压C. 共基极电流增益D. 共射极电流增益5、某硬件工程师在进行电路设计时，需要选择一种适合高速信号传输的传输线。
以下选项中，哪一种传输线最适合高速信号传输？A. 同轴电缆B. 双绞线C. 无线传输D. 平行电缆6、在硬件设计中，以下哪个元件通常用于将模拟信号转换为数字信号？A. 运算放大器B. 电压比较器C. 模数转换器（ADC）D. 集成运算放大器7、在硬件设计中，以下哪种接口通常用于高速数据传输？A、USB接口B、I2C接口C、SPI接口D、PCI接口8、在硬件电路设计中，以下哪种元件通常用于产生稳定的直流电压？A、电阻B、电容C、二极管D、稳压二极管9、在数字电路中，用于表示逻辑状态的高电平通常指的是：A. 5VB. 3.3VC. 2.5VD. 1.8V 10、以下哪种类型的存储器在断电后会丢失存储的数据？A. 只读存储器（ROM）B. 随机存取存储器（RAM）C. 闪存（Flash Memory）D. 静态随机存取存储器（SRAM）二、多项选择题（本大题有10小题，每小题4分，共40分）1、以下哪些技术属于嵌入式系统硬件设计常用的技术？（）A. 数字电路设计B. 模拟电路设计C. PCB（印刷电路板）设计D. 微控制器编程E. FPGA（现场可编程门阵列）设计2、在硬件工程师面试中，以下哪些指标可以用来评估候选人的硬件设计能力？（）A. 熟悉的硬件设计工具B. 具有实际硬件项目经验C. 硬件故障诊断能力D. 对硬件设计规范的掌握程度E. 团队协作和沟通能力3、以下哪些组件属于硬件工程师在设计中需要考虑的关键硬件组件？（）A. 微处理器B. 电源管理芯片C. 传感器D. 显示屏E. 集成电路（IC）4、在以下关于硬件设计规范的描述中，哪些是硬件工程师在编写硬件设计规范时应该包含的内容？（）A. 设计目标和功能需求B. 硬件选型标准和规范C. 设计原理和算法描述D. PCB布局和布线原则E. 测试方法和验收标准5、以下哪些元件属于被动元件？（）A. 电容B. 电感C. 变压器D. 晶体管6、在以下选项中，哪些是常见的数字信号处理算法？（）A. 快速傅里叶变换（FFT）B. 滤波算法C. 神经网络算法D. 傅里叶级数7、以下哪些是硬件工程师在电路设计中需要考虑的关键因素？（）A. 电源稳定性B. 热设计C. 电磁兼容性D. 成本控制E. 电路可靠性8、以下哪些是硬件工程师在项目实施过程中需要遵循的基本原则？（）A. 遵循设计规范B. 优先考虑用户体验C. 保证设计可维护性D. 重视项目进度管理E. 注重团队合作9、以下哪些属于硬件工程师在电路设计时需要考虑的电磁兼容性（EMC）问题？A. 电路中的辐射干扰B. 电路对外的干扰C. 电路对电源的干扰D. 电路对同轴电缆的干扰 10、以下哪些是硬件工程师在PCB（印刷电路板）设计时需要遵守的原则？A. 高速信号走线采用差分信号传输B. 电源和地线设计应尽量短且宽C. 同一电源和地线应尽量走直线D. 避免信号走线在PCB边缘附近三、判断题（本大题有10小题，每小题2分，共20分）1、硬件工程师在设计和开发过程中，无需考虑电磁兼容性（EMC）的问题。
硬件工程师考试试题-答案
硬件工程师考试试题-答案(总5页)-CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除硬件工程师考试试题答案模拟电路1.基尔霍夫定理的内容是什么？a.基尔霍夫电流定律：在电路的任一节点，流入、流出该节点电流的代数和为零.基尔霍夫电压定律：在电路中的任一闭合电路，电压的代数和为0.b.公式：I1+ I2+I3+In=I OUT2.设计一个20倍运放，说明高频运放及低频运放区别，在选用运放时注意哪几个参数？a.b. 低频运算放大器工作频率，相对频带宽度却很宽，自20 Hz至20KHz,高低频之比1000 。
高频运算放大器工作频率高，几百KHz万MHz,相对于其中心频率却较窄。
如果高频运算放大器用于低频电路，就会产生很大的高频噪声，所以用时注意。
c.差模放大倍数大、差模输入电阻大、共模抑制比CMMR高；输入失调电压及其温漂、输入失调电流及其温漂小，以及噪声小。
3.画出如下B点的波开：B4.什么叫差模信号？什么叫共模信号在设计电路中如何处理差模干扰及共模干扰设计逻辑门电路及运放大器时，悬空引脚如何处理？a.小相等、极性相反的一对信号称为差模信号。
差动放大电路输入差模信号（u il =-u i2）时，称为差模输入。
两个大小相等、极性相同的一对信号称为共模信号。
差动放大电路输入共模信号（u il =u i2）时，称为共模输入。
在差动放大器中，有用信号以差模形式输入，干扰信号用共模形式输入，那么干扰信号将被抑制的很小。
b.差模干扰设计正负2条信号线紧靠，2条信号线平行，包地走线；共模干扰设计增加屏蔽，布线远高电压大电流走线，采用稳定的电源和高品质开关电源（低噪声电源）。
c.逻辑门电路时，悬空引脚应接高电平；运放大器悬空引脚正极端接运放输出，负端接低电平。
数字电路5. 用逻辑门画出D触发器，实现2倍分频的逻辑电路？（ verilog HDL实现）a.b. module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge reset)if ( reset)out <= 0;elseout <= in;assign in = ~out;assign clk_o = out;endmodule6.如何用串行数字接口转换并行数字接口如何用并行数字接口转换串行数字接口并举例说明7.你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？用C语言描述RS232通信数据。
硬件工程师笔试题
硬件工程师笔试题1、同步电路和异步电路的区别是什么？同步逻辑是时钟之间存在固定的因果关系。
异步逻辑是指时钟之间没有固定的因果关系。
电路设计可分为同步电路设计和异步电路设计。
同步电路使用时钟脉冲来同步其子系统，而异步电路不使用时钟脉冲进行同步。
它的子系统使用特殊的“开始”和“结束”信号来同步它们。
异步电路具有以下优点：无时钟偏移问题、低功耗、平均性能而非最差性能、模块化、可组合性和可重用性整个设计中只有一个全局时钟成为同步逻辑。
只有时钟脉冲同时到达各记忆元件的时钟端，才能发生预期改变。
",多时钟系统逻辑设计成为异步逻辑。
电路状态改变由输入信号引起同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
2、什么是\线与\逻辑，要实现它，在硬件特性上有什么具体要求？线路和逻辑是两个连接的输出信号，用于实现和的功能。
在硬件方面，有必要使用OC 门。
如果没有OC门，灌注电流可能过大，逻辑门可能烧坏。
同时，应在输出端口添加上拉电阻器。
3.设置和等待时间是多少？ttl集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistorlogicgate），ttl大部分都采用5v电源。
1.输出高电平uoh和低电平UOLOH≥2.4V，UOL≤ 0.4v2输入高电平和输入低电平UIH≥ 2.0V，UIL≤ 0.8Vcmos电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。
cmos电路的优点是噪声容限较宽，静态功耗很小。
1.输出高电平uoh和输出低电平uoluoh≈vcc，uol≈gnd2.输入高电平uoh和输入低电平uoluih≥0.7vcc,uil≤0.2vcc1） TTL电路是电流控制器件，CMOS电路是电压控制器件。
防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止vdd端出现瞬间的高压。
常见硬件工程师笔试题(标准答案)
硬件工程师笔试题一、电路分析：1、竞争与冒险在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。
因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。
常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。
2、同步与异步同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。
异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。
异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，结束时有停止位3、仿真软件：Proteus4、Setup 和Hold timeSetup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time不够，数据同样不能被打入触发器。
5、IC设计中同步复位与异步复位的区别同步复位在时钟沿采集复位信号，完成复位动作。
异步复位不管时钟，只要复位信号满足条件，就完成复位动作。
异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
硬件工程师笔试题一、电路分析:1、竞争与冒险在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。
因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。
常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。
2、同步与异步同步逻辑就是时钟之间有固定的因果关系。
异步逻辑就是各时钟之间没有固定的因果关系。
同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。
异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。
异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位3、仿真软件:Proteus4、Setup 与Hold timeSetup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。
建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果hold time不够,数据同样不能被打入触发器。
5、IC设计中同步复位与异步复位的区别同步复位在时钟沿采集复位信号,完成复位动作。
异步复位不管时钟,只要复位信号满足条件,就完成复位动作。
异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。
6、常用的电平标准TTL: transistor-transistor logic gate晶体管－晶体管逻辑门CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5VRS232、RS4857、TTL电平与CMOS电平TTL电平与CMOS电平标准TTL电平: 5V供电输出L: <0、4V ; H:>2、4V 1输入L: <0、8V ; H:>2、0V 0CMOS电平:(一般就是12V供电)输出L: <0、1*Vcc ; H:>0、9*Vcc输入L: <0、3*Vcc ; H:>0、7*Vcc、CMOS电路临界值(电源电压为＋5V)VOHmin =4、5V VOLmax =0、5VVIHmin =3、5V VILmax =1、5V特性区别:CMOS就是场效应管构成,TTL为双极晶体管构成;CMOS的逻辑电平范围比较大(3～15V),TTL只能在5V下工作;CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力差;CMOS功耗很小,TTL功耗较大(1～5mA/门);CMOS的工作频率较TTL略低,但就是高速CMOS速度与TTL差不多相当。
8、RS232、RS485RS232:采用三线制传输分别为TXD\RXD\GND,其中TXD为发送信号,RXD为接收信号。
全双工,在RS232中任何一条信号线的电压均为负逻辑关系。
即:－15v ~ －3v 代表1＋3v ~ ＋15v 代表0RS485:采用差分传输(平衡传输)的方式,半双工,一般有两个引脚 A、B。
AB间的电势差U为UA-UB:不带终端电阻AB电势差:＋2 ～＋6v 逻辑‘1’;－2 ～－6v 逻辑‘0’;带终端电阻 AB电势差: 大于＋200mv 逻辑‘1’;小于－200mv 逻辑‘0’; 注意:AB之间的电压差不小于200mv。
波特率计算:如图,传输9bit(1起始位+8数据位)花费的时间为79us。
1s传输的数据量为1/0、000079*9 = 113924,可以推测波特设置的波特率为115200。
RS485的波特率计算同理。
(二进制系统中,波特率等于比特率)终端电阻其目的就就是消耗通信电缆中的信号反射,其原因有两个:阻抗不连续喝阻抗不匹配。
9、CAN BUS要点(显性与隐性电平):显性位即无论总线上各节点想将总线驱动成什么样的电平,只要有一个节点驱动为显性位,则总线表现为显性位的电平;隐性位正好相反,只有各节点都不将总线驱动成显性位的电平,总线才表现为隐性位对应的电平。
显性位电平为Vh-Vl=2V,逻辑上为“0”;隐性位电平为Vh-Vl=0V,逻辑上为“1”。
CAN总线在没有节点传输报文时就是一直处于隐性状态。
当有节点传输报文时显性覆盖隐性,由于CAN总线就是一种串行总线,也就就是说报文就是一位一位的传输的,而且就是数字信号(0与1),1代表隐性,0代表显性。
在传送报文的过程中就是显隐交替的,就像二进制数字0101001等,这样就能把信息发送出去,而总线空闲的时候就是一直处于隐性的。
“显性”具有“优先”的意味,总线上执行逻辑上的线“与”时,只要有一个单元输出显性电平,总线上即为显性电平;只有所有的单元都输出隐性电平,总线上才为隐性电平。
(显性电平比隐性电平更强)隐性(逻辑‘1’): H=2、5V,L=2、5V,H-L=0V显示(逻辑‘0’): H=3、5V,L=1、5V,H-L=2V共同点:CAN_BUS空闲状态为隐性状态,相当于串口通信(232/485)的停止位‘1’;当准备发送数据时,CAN_BUS的状态由隐性变成显性,相当于串口通信(232/485)的起始位‘0’。
10、KNX BUS1、概述:KNX就是Konnex的缩写。
1999年5月,欧洲三大总线协议EIB、BatiBus与EHSA合并成立了Konnex协会,提出了KNX协议。
该协议以EIB为基础,兼顾了BatiBus与EHSA的物理层规范,并吸收了BatiBus与EHSA中配置模式等优点,提供了家庭、楼宇自动化的完整解决方案。
2、总线框架:A、总线—区域总线(15条)—主干道(15条)—总线设备(64个)B、15*15*64=14400个设备C、三种结构:线形、树形、与星形D、KNX总线协议遵循OSI模型协议规范,并进行了合理的简化。
由物理层、数据链接层、网络层、传输层与应用层组成,会话层与表示层的功能则并入应用层与传输层3、配置模式:A、S-Mode (system系统模式)B、E-Mode (Essential简单模式)4、所有的总线设备连接到KNX 介质上( 这些介质包括双绞线、射频、电力线或IP/Ethernet), 它们可以进行信息交换。
总线设备可以就是传感器也可以就是执行器,所有这些功能通过一个统一的系统就可以进行控制、监视与发送信号,不需要额外的控制中心。
5、KNX电缆由一对双绞线组成,其中一条双绞线用于数据传输(红色为CE+ 黑色为CE-),另一条双绞线给电子器件提供电源。
6、所有的信号在总线上都就是以串行异步传输(广播)的形式进行传播,也就就是说在任何时候,所有的总线设备总就是同时接收到总线上的信息,只要总线上不再传输信息时,总线设备即可独立决定将报文发送到总线上。
11、SPI就是串行外设接口(Serial Peripheral Interface)就是一种高速的,全双工,同步的通信总线,至少四根线;SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(使能)。
12、以太网13、推挽电路与开漏输出推挽输出:可以输出高,低电平,连接数字器件;推挽结构一般就是指两个三极管的B极与E极接在一起,总就是一个三极管导通时另一个三极管截止。
开漏输出:输出端相当于一个NPN三极管,集电极悬空,只能输出低电平或者高阻态,必须加一个上拉电阻输出高电平。
开漏输出可以将多个输出短接,共用一个上拉,此时这些开漏输出的驱动PIN_A、PIN_B、PIN_C“与”的关系。
14、DC-DC电源与LDO电源LDO:low dropout voltage regulator 低压差线性稳压器,故名思意,为线性的稳压器,仅能使用在降压应用中。
也就就是输出电压必需小于输入电压。
优点:稳定性好,负载响应快。
输出纹波小,外围元器件少。
缺点:效率低,输入输出的电压差不能太大。
负载不能太大,目前最大的LDO为5A(但要保证5A 的输出还有很多的限制条件)DC/DC:直流电压转直流电压。
严格来讲,LDO也就是DC/DC的一种,但目前DC/DC多指开关电源。
包括boost(升压)、buck(降压)、Boost/buck(升/降压)与反相结构,具有高效率、高输出电流、低静态电流等特点,随着集成度的提高,许多新型DC-DC转换器的外围电路仅需电感与滤波电容;但该类电源控制器的输出纹波与开关噪声较大、成本相对较高。
优点:效率高,输入电压范围较宽。
缺点:负载响应比LDO差,输出纹波比LDO大。
15、基尔霍夫定律电压定律(回路定律):电路中沿任何一个回路的所有电压的代数与为0;电流定律(节点定律):流入一个节点的所有电流之与等于流出该节点的所有电流之与。
16、数字电路与模拟电路区别数字电路只关心高低电平,模拟电路就是连续变化的模拟量,表现形式为电压与电流的连续波动二、常用的元器件:1、电阻resistance:固定电阻(色环电阻/贴片电阻)、热敏电阻、光敏电阻、数字可调电阻基本作用:限制电流与调节电压;2、电容capacitance:陶瓷电容、铝电解电容、薄膜电容、纸介电容、云母电容基本作用:存储能量(以电场方式)与隔直通交(滤波/旁路);容抗与电容成反比,与频率也成反比。
如果容抗用Xc表示,电容用C表示,频率用f表示,那么Xc＝1／(2πfC)3、电感inductance:磁芯电感、空心电感、可调电感、阻流电感基本作用:存储能量(以磁场方式)与阻交通直(抑制流过它的电流突然变化)电磁感应只有在外施电压或者电流随时间增大或减小的变化过程中才会产生。
重点:电感的能量存储特性可以被用在开关电源电路中,如图升压电路。
当mos管打开,电感存储能量,由二极管隔断的负载由电容存储能量供给。
当MOS管关断时,存储在mos管的能量叠加到5V电源(达到升压的效果)。
此时,电感给电容充电,同时供给负载电流。
4、磁珠:用于抑制信号线、电源线上的高频噪声与尖峰干扰,还具有吸收静电脉冲的能力。
磁珠就是用来吸收超高频信号,像一些RF电路,PLL,振荡电路,含超高频存储器电路(DDRSDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感就是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过50MHZ。