第3章习题答案
第三章 练习题答案
第三章练习题一、判断正误并解释1.所谓商品的效用，就是指商品的功能。
分析：这种说法是错误的。
商品的效用指商品满足人的欲望的能力，指消费者在消费商品时所感受到的满足程度2.不同的消费者对同一件商品的效用的大小可以进行比较。
分析：这种说法是错误的。
同一个消费者对不同商品的效用大小可以比较。
但由于效用是主观价值判断，所以同一商品对不同的消费者来说，其效用的大小是不可比的。
3.效用的大小，即使是对同一件商品来说，也会因人、因时、因地而异。
分析：这种说法是正确的。
同一商品给消费者的主观心理感受会随环境的改变而改变。
4.边际效用递减规律是指消费者消费某种消费品时，随着消费量的增加，其最后一单位消费品的效用递减。
分析：这种说法是错误的。
必须在某一特定的时间里，连续性增加。
5.预算线的移动表示消费者的货币收入发生变化。
分析：这种说法是错误的。
只有在收入变动，商品价格不变，预算线发生平移时，预算线的移动才表示消费者的收入发生了变化。
6.效应可以分解为替代效应和收入效应，并且替代效应与收入效应总是反向变化。
分析：这种说法是错误的。
正常物品的替代效应和收入效应是同向变化的。
二、选择1.当总效用增加时，边际效用应该：（A ）A.为正值，但不断减少；B.为正值，且不断增加；C.为负值，且不断减少；D.以上都不对２.当某消费者对商品Ｘ的消费达到饱合点时，则边际效用ＭＵχ为：（C ）Ａ.正值Ｂ.负值Ｃ.零Ｄ.不确定３.正常物品价格上升导致需求量减少的原因在于：（C ）Ａ.替代效应使需求量增加，收入效应使需求量减少；Ｂ.替代效应使需求量增加，收入效应使需求量增加；Ｃ.替代效应使需求量减少，收入效应使需求量减少；Ｄ.替代效应使需求量减少，收入效应使需求量增加。
4.无差异曲线的形状取决于（C ）A.消费者收入；B.所购商品的价格；Ｃ.消费者偏好；Ｄ.商品效用水平的大小。
5.无差异曲线为斜率不变的直线时，表示相组合的两种商品是（B ）Ａ.可以替代的；Ｂ.完全替代的；Ｃ.互补的；Ｄ.互不相关的。
第三章习题解答
第三章习题解答一、判断下列说法是否正确，凡对的在括号内打“√”，否则打“×”。
（1）现测得两个共射放大电路空载时的电压放大倍数均为－100，将它们连成两级放大电路，其电压放大倍数应为10000。
( )（2）阻容耦合多级放大电路各级的Q点相互独立，( )它只能放大交流信号。
( )（3）直接耦合多级放大电路各级的Q点相互影响，( )它只能放大直流信号。
( )（4）只有直接耦合放大电路中晶休管的参数才随温度而变化。
( )（5）互补输出级应采用共集或共漏接法。
( )二、现有基本放大电路：A.共射电路B.共集电路C.共基电路D.共源电路E.共漏电路根据要求选择合适电路组成两级放大电路。
（1）要求输入电阻为1kΩ至2kΩ，电压放大倍数大于3000，第一级应采用，第二级应采用。
（2）要求输入电阻大于10MΩ，电压放大倍数大于300，第一级应采用，第二级应采用。
（3）要求输入电阻为100kΩ～200kΩ，电压放大倍数数值大于100，第一级应采用，第二级应采用。
（4）要求电压放大倍数的数值大于10，输入电阻大于10MΩ，输出电阻小于100Ω，第一级应采用，第二级应采用。
（5）设信号源为内阻很大的电压源，要求将输入电流转换成输出电压，且，输出电阻R o＜100，第一级应采用，第二级应采用。
三、选择合适答案填入空内。
（1）直接耦合放大电路存在零点漂移的原因是。
A.电阻阻值有误差B.晶体管参数的分散性C.晶体管参数受温度影响D.电源电压不稳定（2）集成放大电路采用直接耦合方式的原因是。
A.便于设计B.放大交流信号C.不易制作大容量电容（3）选用差分放大电路的原因是。
A.克服温漂B. 提高输入电阻C.稳定放入倍数（4）差分放大电路的差模信号是两个输入端信号的，共模信号是两个输入端信号的。
A.差B.和C.平均值（5）用恒流源取代长尾式差分放大电路中的发射极电阻R e，将使电路的。
A.差模放大倍数数值增大B.抑制共模信号能力增强C.差模输入电阻增大（6）互补输出级采用共集形式是为了使。
第3章习题答案
思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。
组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。
答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。
答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。
答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。
答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。
答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。
答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。
当使能输入00,651====I I I S 时，输出012F F F 应为 。
答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。
第三章习题解答
第3章 力学基本定律与守恒律 习题及答案1．作用在质量为10 kg 的物体上的力为i t F)210(+=N ，式中t 的单位是s ，(1)求4s 后，这物体的动量和速度的变化．(2)为了使这力的冲量为200 N ·s ，该力应在这物体上作用多久，试就一原来静止的物体和一个具有初速度j 6-m ·s -1的物体,回答这两个问题．解: (1)若物体原来静止，则i t i t t F p t 1401s m kg 56d )210(d -⋅⋅=+==∆⎰⎰,沿x 轴正向，ip I imp v111111s m kg 56s m 6.5--⋅⋅=∆=⋅=∆=∆ 若物体原来具有6-1s m -⋅初速，则⎰⎰+-=+-=-=t tt F v m t m F v m p v m p 000000d )d (,于是⎰∆==-=∆t p t F p p p 0102d,同理， 12v v ∆=∆,12I I=这说明，只要力函数不变，作用时间相同，则不管物体有无初动量，也不管初动量有多大，那么物体获得的动量的增量(亦即冲量)就一定相同，这就是动量定理． (2)同上理，两种情况中的作用时间相同，即⎰+=+=tt t t t I 0210d )210(亦即 0200102=-+t t 解得s 10=t ，(s 20='t 舍去)2．一颗子弹由枪口射出时速率为10s m -⋅v ，当子弹在枪筒内被加速时，它所受的合力为 F =(bt a -)N(b a ,为常数)，其中t 以秒为单位：(1)假设子弹运行到枪口处合力刚好为零，试计算子弹走完枪筒全长所需时间；(2)求子弹所受的冲量．(3)求子弹的质量． 解: (1)由题意，子弹到枪口时，有0)(=-=bt a F ,得ba t =(2)子弹所受的冲量⎰-=-=tbt at t bt a I 0221d )(将bat =代入，得 ba I 22=(3)由动量定理可求得子弹的质量202bv a v I m == 3．如图所示，一质量为m 的球，在质量为M 半径为R 的1/4圆弧形滑槽中从静止滑下。
第3章习题答案
习题31.名词解释：栈、队列、循环队列。
解：栈是只能在一端进行插入和删除操作的线性表，允许插入和删除的一端叫栈顶，另一端叫栈底。
最后插入的元素最先删除，故栈也称后进先出表。
队列是允许在一端插入而在另一端删除的线性表，允许插入的一端叫队尾，允许删除的一端叫队头。
最后插入的元素最先删除，故栈也称先进先出表。
最先入队的元素最先删除，故队列也称先进先出表。
用常规意义下顺序存储结构的一维数组表示队列，由于队列的性质（队尾插入，队头删除），容易造成“假溢出”现象，即队尾已达到一维数组的高下标，不能再插入，然而队中元素个数小于队列的长度。
循环队列是解决“假溢出”的一种方法。
通常把一维数组看成首尾相接。
在循环队列下，通常采用“牺牲一个存储空间”的方法解决“队满”和“队空”的判定问题。
2.如果输入序列为1，2，3，4，5，6，试问能否通过栈结构得到以下两个序列：4，3，5，6，1，2和1，3，5，4，2，6；请说明为什么不能或如何才能得到。
解：输入序列为1，2，3，4，5，6，不能得到4，3，5，6，1，2，其理由是：输出序列最后两个元素是1，2，前面四个元素（4，3，5，6）得到后，栈中元素剩下1，2，且2在栈顶，栈底元素1不可能在栈顶元素2出栈之前出栈。
得到序列1，3，5，4，2，6的过程是：1入栈并出栈；然后2和3依次入栈，3出栈，部分输出序列是1，3；紧接着4和5入栈，5，4和2依次出栈，此时输出序列为1，3，5，4，2；最后6入栈并出栈，得到最终结果序列是1，3，5，4，2，6。
3.试证明：若借助栈由输入序列1，2，…，n 得到序列1p ，2p ，…，n p (它是输入序列的一个全排列)，则在输出序列中不可能出现下列情形：存在着i <j <k ，使得j p <k p <i p 。
解：如果i <j ，说明i p 在j p 入栈前先出栈。
而对于i p >j p 的情况，则说明要将j p 压到i p 之上，也就是在j p 出栈之后i p 才能出栈。
第三章习题参考答案
第三章习题参考答案一、填空题1、指令格式是由操作码和操作数所组成，也可能仅由操作码组成。
2、若用传送指令访问MCS-51的程序存储器，它的操作码助记符应为MOVC 。
3、若用传送指令访问MCS-51的片内数据存储器，它的操作码助记符应为MOV 。
4、若访问MCS-51的片外数据存储器，它的操作码助记符应为MOVX 。
5、累加器（A）=80H，执行完指令ADD A，#83H后，进位位C= 1 。
6、执行ANL A，#0FH指令后，累加器A的高4位= 0000 。
7、JZ rel的操作码地址为1000H，rel=20H，它的转移目的地址为1022H 。
8、JBC 00H，rel 操作码的地址为2000H，rel=70H，它的转移目的地址为2073H 。
9、累加器（A）=7EH，（20H）= #04H，MCS-51执行完ADD A，20H指令后PSW.0= 0 。
10、MOV PSW，#10H是将MCS-51的工作寄存器置为第 2 组。
11、指令LCALL 37B0H，首地址在2000H，所完成的操作是2003H 入栈，37B0H →PC。
12、MOVX A，@DPTR源操作数寻址方式为寄存器间接寻址。
13、ORL A，#0F0H是将A的高4位置1，而低4位保持不变。
14、SJMP rel的指令操作码地址为0050H，rel=65H，那么它的转移目标地址为 00B7H 。
15、设DPTR=2000H，（A）=80H，则MOVC A，@A+DPTR的操作数的实际地址为2080H 。
16、MOV C，20H源寻址方式为位寻址。
17、在直接寻址方式中，只能使用8 位二进制数作为直接地址，因此其寻址对象只限于片内RAM 。
18、在寄存器间接寻址方式中，其“间接”体现在指令中寄存器的内容不是操作数，而是操作数的地址。
19、在变址寻址方式中，以 A 作变址寄存器，以PC 或DPTR 作基址寄存器。
20、假定累加器A中的内容为30H，执行指令1000H：MOVC A,@A+PC后，把程序存储器1031H 单元的内容送入累加器A中。
第三章习题解答及参考答案
(
)
①
2 式中 m 为整数。令 u = αr ，显然上式是 u 的周期函数，周期为 2π ，故可展开成傅里 ∞ 1 1 + sgn (cos u ) = ∑ Cn e inu 2 2 n = −∞
叶级数：
其中，
Cn =
1 2π
∫
π 2
−π 2
e −inu du =
sin (nπ 2) nπ
②
遂有：
∞ 1 1 sin (nπ 2 ) inαr 2 e + sgn cos αr 2 = ∑ 2 2 nπ n= −∞
②
σ ( f x ,0 ) 2λd i =1− f x = 1− f x f0 σ0 l
l l ≤ λd i f x ≤ (见附图3 - 4(b)) 4 2
2 1 l l σ ( f x ,0 ) = (l − λd i f x ) l − = − λd i l f x 2 2 2
λd ；两个一级分量与中央亮斑 L
附图 3-2
习题[3-2]图示
附图 3-3
归一化强度分布
[3-3]
将面积为 10 mm × 10 mm 的透射物体置于一傅里叶变换透镜的前焦面上作频谱分析。
用波长 λ = 0.5 µ m 的单色平面波垂直照明，要求在频谱面上测得的强度在频率 140 线/mm 以下能准确代表物体的功率谱。并要求频率为 140 线/mm 与 20 线/mm 在频谱面上的间隔为 30mm,问该透镜的焦距和口径各为多少？ 解：取面积为10mm ×10mm 的透射物体的对角线方向为 x 轴。因要求在 140 线/mm 以下的 空间频率成分不受到有限孔径的渐晕效应的影响，故透镜的口径 D 应满足条件：
第3章习题答案
习题31. Cache－主存存储系统和主存－辅存存储系统有何不同？2. SRAM和DRAM的主要差别是什么？3. 假设某存储器具有32位地址线和32位数据线，请问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由1M×8位SRAM芯片组成，需要多少片？4. 某32位计算机系统采用半导体存储器，其地址码是32位，若使用4M×8位的DRAM 芯片组成64MB主存，并采用内存条的形式，问：（1）若每个内存条为4M×32位，共需要多少内存条？（2）每个内存条内共有多少片DRAM芯片？（3）主存需要多少DRAM芯片？5. 一个512K×16的存储器，由64K×1的2164 DRAM芯片构成（芯片内是4个128×128结构），问：（1）共需要多少个DRAM芯片？（2）若采用分散式刷新方式，单元刷新间隔不超过2ms，则刷新信号的周期是多少？（3）若采用集中式刷新方式，读写周期为0.1μs，存储器刷新一遍最少用多少时间？6. 某主存系统中，其地址空间0000H～1FFFH为ROM区域，ROM芯片为8K×8位，从地址6000H开始，用8K×4位的SRAM芯片组成一个16K×8位的RAM区域，假设RAM芯片有和信号控制端。
CPU地址总线为A15～A0，数据总线为D7～D0，读/写控制信号为R/，访存允许信号为，要求：（1）写出地址译码方案；（2）画出主存与CPU的连接图。
7. 设主存储器容量为64M字，字长为64位，模块数m=8，分别用顺序方式和交叉方式进行组织。
主存储器的存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。
若按地址顺序连续读取16个字，问顺序存储器和交叉存储器的带宽各是多少？8. 设某计算机访问一次主存储器的时间如下：传送地址需1个时钟周期，读/写需4个时钟周期，数据传送1个时钟周期，采用下述主存结构按地址顺序连续读取16个字的数据块，各需多少时钟周期？（1）单字宽主存，一次只能读/写1个字。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A7A6A5A4A3A2A1A0=00111000=38H同理得 分
别为39H，3AH，3BH，3CH，3DH，3EH，3FH。
习题3.10 试分析题图3.12所示电路, 列出输入输出真值表,说明电路的逻辑功能。74283为4位超前进位全加器。
习题表3.10 真值表
X4X3X2X1
D10D8D4D2D1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
1）由逻辑图得电路输出函数的表达式：
2）根据表达式列出真值表见习题表3.1所示。
3）由习题表3.1可知，此电路只有输入A、B、C的取值不同时F=1，否则F=0。因此，题图3.1所示电路为三变量非一致电路。
习题3.2请设计一个具有可控功能的3位二进制加1、减1转换电路，并画出电路图。K为控制信号，当K=0时加1，K=1时减1。
答：110
题3.4.4用4位二进制比较器7485实现20位二进制数并行比较，需要片。
答：5
题3.4.5数据分配器的结构与相反，它是一种输入，输出的逻辑电路。从哪一路输出取决于。
答：数据选择器、1路、多路、地址控制端。
题3.4.6一个十六路数据选择器，其地址输入端有个。
答：4
题3.4.7采用4位比较器7485对两个四位二进制数进行比较时，先比较位。
能化简为： 或 的形式，则说明当
变量A在1、0之间变化时可能引起电路竞争冒险。
第二种方法是分析电路输出函数的卡诺图。若在卡
诺图中出现两圈相切，而某一变量跨越相切处是在
0、1之间变换，则这一变量取值突变时可能引起
电路逻辑冒险。本例题将用逻辑表达式判断电路是否
有冒险并消除冒险。
由题图3.4知电路的输出函数为：
所以必须取反。
2）余3码至8421BCD码实际上是减3，
设A为被加数，B取反，然后加输入进位位“1”。
但控制信号X为0时是减法，所以也必须取反。
3）将X取反控制异或门作为B=3或B的反码。连接电路如题图3.13所示。
习题3.12题图3.14电路是一片4位比较器7485、一片显示译码器7447、一片4位全加器74283构成的逻辑功能电路，试分析该电路的逻辑功能。
答：无关
题3.4.1串行加法器进位信号采用传递，而并行加法器的进位信号采用传递。
（A）超前，逐位（B）逐位，超前（C）逐位，逐位（D）超前，超前
答：B
题3.4.2一个有使能端的译码器作数据分配器时，将数据输入端信号连接在。
答：使能端
题3.4.3优先编码器输入为 （ 优先级别最高），输出为 、 、 （ 为高位）。当使能输入 时，输出 应为。
（A）0011（B）1000（C）0010（D）1001
答：C
题3.5.1（1）组合逻辑的PLD不仅基于与、或两级形式，而且基于查找表结构。（）
（2）FPGA存储单元是基于浮栅编程技术。（）
（3）FLASH存储器掉电之后信息丢失。（）
答：F, F, F
题3.5.2在题表3.1中，写出各种PLD器件的阵列编程特点：
（A）最低（B）次高（C）次低（D）最高
答：D
题3.4.8使能端的作用是和。
答：克服竞争冒险、功能扩展。
题3.4.9在下列逻辑电路中，是组合逻辑电路的有___________。
（A）译码器（B）编码器（C）全加器（D）具有反馈性能的寄存器
答：A、B、C
题3.4.10 4线-10线译码器中输出状态只有F2=0，其余输出端均为1，则它的的输入状态应取。
结果是1→0→1，将会产生冒险。克服冒险的方法：
路径可选0101→0111→1111，但有时不好加以控制，
可选择加选通脉冲的方法解决。
习题3.8用VHDL设计8线-3线优先编码器。
解：VHDL实体有8个输入input(0)～input(7)代表输入信号0～7，3位由低位到高位排列的二进制信息输出。
进程语句中用的是if顺序语句，首先判断input（7）是否为低，若为低，执行接下来的语句，将结果送到输出，然后退出进程。否则继续判别下面的if语句，执行程序。
（A）00→01→11→10 （B）00→01→10→11（C）00→10→11→01
答：B
题3.2.2清除竞争冒险的常用方法有（1）电路输出端加；（2）输入加；（3）增加。
答：电容，选通脉冲，冗余项。
题3.2.3门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。（ ）
答：×
题3.2.4根据毛刺产生的方向，组合逻辑的冒险可分为冒险和冒险。
答：最小项与或，最简与或式
题3.5. 6PROM与阵列需要，PLA是根据需要产生，从而减小了阵列的规模。
（A）全译码，乘积项（B）编程，最小项（C）编程，最简与或式
（D）最简与或式，全译码（E）全译码，最小项
答：A
题3.5.7当今可编程集成电路技术，可以使FPGA的密度EPLD的密度。
（A）大于（B）等于（C）小于（D）小于等于
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
解：从真值表入手分析此电路。写出真值表后，如习题表3.10所示，直接观察规律。可以看出从0到15共16个数字被转成了相应的以10、8、4、2、1为权值的5位BCD码，逻辑功能也可以说是加6校正电路。
END IF；
END PROCESS；
ENDrtl;
习题3.93线-8线译码器74138及门电路组成的组合逻辑电路如题图3.10所示。其中，输入信号A7-A0为地址线。试写出译码器各位输出所实现的地址。
解：译码器的使能端有效时 ,
译码器译码。由题图3.10电路可知，译码器译码，
则地址线A3-A7的状态应为A6=A7= 0，A3=A4
习题3.11请用74283实现一个可控余3码至
8421BCD码和8421BCD码至余3码转换电路。
当X=0时实现余3码至8421BCD码，X=1时
实现8421BCD码至余3码。
解：1）8421BCD码至余3码转换实际上
是加3，设A为被加数，B为3，X为控制信号。
输入进位位应接0，但控制信号X为1时是加法，
解：1)设输入信号A、B、C、D为5421BCD
码，输出为F。列出真值表如习题表3.3所示。
2) 根据真值表列卡诺图，写出输出函数F的
逻辑表达式。
3）画出电路图如答题图3.3所示。
习题3.4请设过，
其中班主任投否决票不通过，即班主任具有一票
答：A
题3.5.8以FLASH为编程单元的EEPROM浮栅释放负电荷时，一片一片的释放的原因是。
（A）隧道效应（B）雪崩基础（C）漏极接电源（D）源极接电源
答：D
习题与自检题
习题3.1分析题图3.1所示组合逻辑电路功能。
解：组合逻辑电路的输出函数表达式可以直接写出，也可以先逐级写出各门电路的输出，
然后得到逻辑电路输出的函数表达式。
解：1)设输入信号A、B、C为421码，输出为F3F2F1。K=0时，输入信号A、B、C加1，K=1时，输入信号A、B、C减1，列出真值表如习题表3.2所示。
2）根据真值表列卡诺图，写出输出函数F3F2F1的逻辑表达式。
3）画出电路图，略。
习题3.3请设计一个5421BCD码中偶数个1检验
电路，并画出电路图。
由逻辑函数表达式知，题图3.4所示电路有冒险。并且冒险可能在下列三种情况下发生：
（1）当A=0，B=1，D=1时， ，C有“0”冒险。
（2）当B=0，C=1，D=1时， ，A有“0”冒险。
（3）当A=0，B=0，C=1时， ，D有“0”冒险。
在输出的或门输入端增加一低选通脉冲的方法消除冒险。
习题3.6试分析题图3.6电路中，哪个信号改变状态时，存在竞争—冒险现象？在哪种取值的情况下，发生哪种冒险？如何克服？
解：写出题图3.6的输出逻辑函数表达式
当D=C=1，B=0时， 。由逻辑函
数表达式知，题图3.6所示电路有冒险。并且A
有“1”冒险。可在输出的与门增加一高选通脉
冲的方法消除冒险。
习题3.7如题图3.8所示的一组合逻辑函数，当输入信号ABCD从0101到1111变化时，即同时有2个信号变化，会产生逻辑冒险吗？如何克服？
答：1型、0型。
题3.2.5传统的判别方法可采用和法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1进程行为之间执行顺序为，进程行为内部执行顺序为。
答：同时、依次。
题3.3.2行为描述的基本单元是，结构描述的基本单元是。
答：进程、调用元件语句。
题3.3.3结构体中的每条VHDL语句的执行顺序与排列顺序。
y<='010';
ELSIF (input(4)='0') THEN
y<='011';
ELSIF (input(3)='0') THEN
y<='100';
ELSIF (input(2)='0') THEN