数电复习资料
数电复习知识点
数电复习知识点引言数字电子技术（Digital Electronics）是电子技术中的一个重要分支，主要涉及逻辑电路的设计、数字信号处理和数字系统的运行等方面。
对于学习数电的同学来说，了解关键的复习知识点是非常重要的。
本文将为大家整理数电的复习知识点，帮助大家更好地掌握这门学科。
一、数电基础知识1. 集成电路集成电路（Integrated Circuit，IC）是指在单个芯片上集成了大量的电子元件或器件。
它分为模拟集成电路和数字集成电路两种类型，其中数电主要涉及数字集成电路。
数电中常使用的数字集成电路包括门电路、触发器、计数器等。
2. 二进制二进制是数电中最常用的数字表示方式，以0和1两个数字表示。
在数字电子系统中，所有的数据和信号都以二进制形式存在。
掌握二进制的转换和计算方法是数电学习的基础。
3. 逻辑门电路逻辑门电路是由晶体管等电子元件组成的电子电路，用于实现逻辑运算。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
了解逻辑门的基本原理和实现方式是数电学习的重点。
二、数字系统设计1. 组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，其输出只依赖于当前的输入值。
通过逻辑门的组合和连接，可以实现不同的逻辑功能。
理解组合逻辑电路的设计与实现是数电学习的核心内容。
2. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器（Flip-flop）组成的电路，其输出不仅依赖当前的输入值，还和过去的状态有关。
时序逻辑电路具有记忆功能，可以实现存储和状态转换等功能。
3. 计数器与寄存器计数器是时序逻辑电路中的一种常见电路，用于计算和记录输入脉冲的数量。
计数器的类型包括二进制计数器、BCD码计数器、环形计数器等。
寄存器是一种能够存储多个数据位的时序逻辑电路，常用于数据存储与传输。
三、数字信号处理1. 时域与频域时域是指信号随时间变化的特性，频域是指信号在频率上的特性。
了解时域与频域的概念和分析方法对于数字信号处理非常重要。
数电复习资料
一、判断1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。
（）2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。
（）3．对于二进制正数，原码、反码和补码都相同。
（）4．在数字电路中，半导体器件都工作在开关状态。
（）5．单稳态触发器可作时钟脉冲信号源使用。
（）6．十进制整数转换为二进制数的方法是采用“除2取余法”。
（）7．异或门两个输入相同时，输出高电平。
（）8．对于或非门的闲置输入端可直接接地或低电平。
（）9．同步触发器具有空翻现象。
（）10．T 触发器只有翻转功能。
（）11．触发器具有记忆功能。
（）12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。
（）13．和异步计数器相比，同步计数器的显著优点是工作频率高。
（）14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。
（）15．集电极开路门的输出端可并联实现线与逻辑。
（）16．多谐振荡器只有两个暂稳态。
（）17．十进制数45的8421BCD码是101101。
（）18．同或门两个输入相同时，输出高电平。
（）19．对于与非门的闲置输入端可直接接电源或高电平。
（）20．对于二进制数负数，补码和反码相同。
（）21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。
（）22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。
（）23．如图所示电路的输出F=A+B。
（）24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。
（）25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。
（）26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。
数字电路复习资料.
数字电路复习资料.数字电路复习资料第⼀部分：基本要求和基本概念第⼀章半导体器件的基本知识⼀，基本要求1，了解半导体PN结的形成及特性，了解半导体⼆极管的开关特性及钳位作⽤。
2，了解半导体三极管的输⼊特性和输出特性，熟悉半导体三极管共发射极电路的三个⼯作区的条件及特点，掌握三极管开关电路分析的基本⽅法。
3，了解绝缘栅场效应管（MOS）的结构、符号、⼯作原理及特性。
⼆，基本概念1，按导电率可以把材料分为导体、绝缘体和半导体。
2，半导体中有空⽳和⾃由电⼦两种载流⼦。
3，纯净半导体称为本征半导体。
4，P型半导体中的多数载流⼦是空⽳；少数载流⼦是⾃由电⼦。
5，N型半导体中的多数载流⼦是⾃由电⼦；少数载流⼦是空⽳。
6，PN结是⼀个⼆极管，它具有单项导电性。
7，⼆极管电容由结电容和扩散电容构成。
8，⼆极管的截⽌条件是V D＜0.5V，导通条件是V D≥0.7V。
9，三极管的截⽌条件是V BE＜0.5V，截⽌的特点是I b=I c≈0；饱和条件是I b≥（E C-Vces）/（β·R C），饱和的特点是V BE≈0.7V，V CE=V CES≤0.3V。
第⼆章门电路⼀，基本要求1，熟悉分⽴元件“与”“或”“⾮”“与⾮”“或⾮”门电路的⼯作原理、逻辑符号和功能。
2，熟悉TTL集成与⾮门的结构、⼯作原理及外部特性，熟悉OC门三态门和异或门的功能及主要⽤途，掌握各种门电路输出波形的画法。
2，熟悉PMOS门NMOS门和CMOS门的结构和⼯作原理，熟悉CMOS门的外部特性及主要特点，掌握MOS门电路的逻辑功能的分析⽅法。
⼆，基本概念1，门是实现⼀些基本逻辑关系的电路。
2，三种基本逻辑是与、或、⾮。
3，与门是实现与逻辑关系的电路；或门是实现或逻辑关系的电路；⾮门是实现⾮逻辑关系的电路。
4，按集成度可以把集成电路分为⼩规模（SSI）中规模（MSI）⼤规模（LSI）和超⼤规模（VLSI）集成电路。
5，仅有⼀种载流⼦参与导电的器件叫单极型器件；有两种载流⼦参与导电的器件叫双极型器件。
数字电子技术复习资料
数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。
本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。
一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。
1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。
它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。
2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。
深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。
3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。
通过真值表可以直观地了解逻辑函数的逻辑关系。
二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。
了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。
1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。
2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。
3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。
编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。
三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。
了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。
1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。
常见的触发器包括RS触发器、D触发器、JK触发器等。
数电复习资料
3.分析题〔48分，5题〕1.用公式和定理化简 D C B CD A B A Y ++++=〔3%〕D C CD A B B A Y ++++=………………...………………………………...1分D C D A B A ++++=……………………………………………………...1分 1=++++=D C B D A ……….…………………………………………...1分2.用卡诺图化简以下各式为最简与-或式： 利用卡诺图化简：()()()∑∑+=10,8,7,6,514,12,4,2,1,,,d m D C B A Y 〔4%〕〔2〕D C A D C D B Y ++=0=++D B A BC A BD A正确画出卡诺图……………...…………1分 正确化简………………………………...2分 正确写出化简后的函数………………...1分解释门电路中EN 的功能，写出Y 的表达式并进展化简成最简与或式。
〔5%〕EN 叫做使能端，此电路中三态门〔1〕的使能端是高电平有效，三态门〔2〕的使能端是低电平有效；…………………………………………………………...…….2分 C=0 B A Y =；C=1 AB Y =；………………………….…………………1分所以C A C B C A C AB C B A Y ++=+=...……………...………………….1分B AC B C A ++=或C A C B B A ++=……………………………..1分〔6分〕4选1数据选择器：S A A D A A D A A D A A D Y •+++⋅=][013012011010以下图是用两个4选1数据选择器组成的逻辑电路，试写出输出Y1、Y2、Z 与输入M 、N 、P 、Q 之间的逻辑函数式。
对于数据选择器〔1〕：D 3=D 2=Q ，D 1=D 0=0故(2分)；对于数据选择器〔2〕：D3=D2=0，D1=D0= Q故(2分)；所以Z=Y1+Y2=(2分)；〔6分〕3线-8线译码器74LS138：，，……。
数电复习资料
数字电子技术典型题选一、填空题〔根底型〕1．在数字电路中，逻辑变量的值只有2个。
2．在逻辑函数的化简中，合并最小项的个数必须是2^n 个。
3．化简逻辑函数的方法，常用的有公式和卡诺图。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.函数C A B A Y +=，反函数Y = 〔A+/B 〕*/〔/A+C 〕，对偶式Y ’= 〔/A+B 〕*/〔A+/C 〕 。
6．4线—10线译码器又叫做2-10进制译码器，它有4个输入端和个输出端, 6个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。
8．TTL 三态门的输出有三种状态：高电平、低电平和高阻态状态。
9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步 计数器。
10．四位双向移位存放器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能，应使，当 RD=1；S1=1,S0=0时 ，电路 实现功能。
74LS194A 的功能表如下：S 1 S 0工作状态11．假设要构成七进制计数器，最少用个触发器，它有个无效状态。
12．根据触发器构造的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。
14．由555定时器构成的单稳态触发器，假设电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如下图，其中图〔a〕、〔b〕、〔c〕分别对应的电路名称是〔a〕，〔b〕，〔c〕17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题〔综合提高型〕1．施密特触发器有2个稳定状态.，单稳态触发器有1个稳定状态.，多谐振荡器有0个稳定状态。
数电复习
数电复习题=1．三种基本的逻辑关系有__________、__________、__________。
2．BCD码是用__________位二进制数码来表示一位十进制数。
3．三态门的输出端有__________、__________、__________。
4．对于共阳极数码管，应采用_______电平驱动的七段译码显示器。
5．触发器有_______个稳态，存储8位二进制信息要_______个触发器。
6．JK触发器具有置1、__________、保持、__________等逻辑功能。
7．4位右移寄存器初始状态为0000，在4个CP脉冲作用下，输入的数码依次为1011，经过3个CP周期后，有__________位数码被移入移位寄存器中，并行输出的状态是__________。
8．半导体数码管显示器内部接法有两种形式：共_______接法和_______接法；9．将模拟信号转换为数字信号，需要经过采样、保持、_______、_______四个过程。
10．寻址容量为16K×8位的RAM需要__________根地址线。
1．二进制数只有__________和__________两种数码，进位关系是逢__________进一。
2．三种基本的逻辑关系有__________、__________、__________。
3．半导体数码管显示器内部接法有两种形式：共_______接法和_______接法；对于共阳极数码管，应采用_______电平驱动的七段译码显示器。
4．触发器有_______个稳态，存储8位二进制信息要_______个触发器。
5．边沿触发器触发方式两种，分别为：__________沿触发和__________沿触发；当CP从1到0跳变时，触发器输出状态改变的是__________沿触发型触发器。
6．寄存器按照功能不同可分为两类：__________寄存器和__________寄存器。
7．时序逻辑电路按照其触发器是否有统一的时钟控制可分为__________时序逻辑电路和__________时序逻辑电路。
数电复习资料(含答案)
数电期末考试复习题（习题册）（含答案）第一章（选择、判断共20题）一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3、组合逻辑电路分析
1）由给定的逻辑图逐级写出逻辑函数表达式；
2）由逻辑表达式列出真值表； 3）分析、归纳电路的逻辑功能。
例3.5
CIi Yi
Xi 1
分析图3.29所示的电路。
BIN/OCT 0
1 2 4
1 2 3
Y AB AC
6
&
Y
第四章 时序电路的分析
1、时序电路和组合电路的区别，时序电路的分类 2、各类触发器的特性方程 (JK,D，T) 不同类型触发器之间的转换 3、同步时序电路的分析 由触发器构成的米里型/莫尔型同步时序电路的分析 步骤：分析电路类型—写激励方程和输出方程—求 次态方程—状态表、状态图—功能。
000
001 011
Q
n1 2
Q
n 1
Q
Q
n1 1
n 1 0
Q
n 0
n
010 xxx
110 100 111 110 101 xxx
Q2
n 2 n
z Q Q1
100
000 1 1 n 1 n 1 Qn 2 Q1 Q0
求DFF激励方程
D触发器特征方程： 激励方程： D Qn
M 3 m(15) M 2 m(10,11,14) M 1 m(6, 7,9,11.13.14) M 0 m(5, 7,13,15)
M3
M2
M1
M0
§7.2.2 可编程逻辑阵列PLA
PLA：包含的与阵和或阵都可编程。
可以实现逻辑函数的任何与或表达式
例7.2 试用适当容量的PLA实现上例的乘法器。
A 0 0 0 0 B 0 0 1 1 C 0 1 0 1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
2
Y m5 m6 m7 AB C ABC ABC
3
AB C 0 1
00
01
11
1 1
10
1
化 简
4 5
Y= AB +AC
A B A C & &
J1 K1 1
· ·············· (4.2)
(4.3) z Q2Q1 x Q 2 Q1 x ·············
③ 求电路的次态方程。 由式(4.1)和(4.2)以及JK触发器的特征方程，可得该 电路得次态方程为：
JK触发器得特征方程：Qn1
J Q KQ
第七章 可编程逻辑器件及其应用
1、PLD的结构及内部电路的表示方法
2、SPLD：PROM、PLA 、PAL 、GAL各自的特
点 3、用PROM 、PLA实现逻辑函数
2. 用PROM实现逻辑函数 与阵列固定，或阵列可编程，只 能实现逻辑函数最小项表达式 例7.1 试用适当容量的PROM 实现2位二进制乘法器。被乘 数为A1A0，乘数为B1B0，乘 积为M3M2M1M0。 最小项表达式：
例4.7 试分析图4.51所示的电路，74163 实现的是模几计数器？画出状态图。 输出Z如何变化，此电路是何功能？
1 1 CP Q0 Q1 Q2 Q3 — CTp CR — CTT 74163 LD CO CP D0 D1 D2 D3 1 1
MUX
EN 0 G0 3 1
0 1 2 3
Z
图4.51 例4.7 逻辑电路
∑i
0 1 1 0 1 0 0 1
功能：全加器电路
4、组合电路的设计
设计步骤：列真值表—写出适当的逻辑表达式—画电路图。 其中第二步写逻辑表达式时根据设计要求有所不同：
1）用门电路设计： 与或电路/与非-与非电路：卡诺图化简求最简与或表达式 或与电路/或非-或非电路：卡诺图化简求最简或与表达式 2）用3-8译码器+与非门设计：写最小项表达式 用3-8译码器+与门设计：写最大项表达式 3）用数据选择器设计：通过卡诺图降维得出数据选择器的 各位地址信号Ai和各路数据Di的表达式
状态表的化简：判断两个状态是否等价的具体条件如下： 第一，在所有可能的输入条件下都有完全相同的输出； 第二，在所有可能的输入条件下次态等价。 找出所有等价状态［S1S3］［S2S4S5］［S6S7］，化简后的 状态表：
建模：1101序列检测器，序列可重 叠。
已知某同步时序电路编码状态表如下，试用JK触发器和D触发器 分别实现此电路。 n n n z Q Q Q 2 1 0 （1）求次态方程、输出方程、激励方程
00 01 11 10
01/0 11/1
10/0 00/0 00/1 10/0 11/0 01/0
(d)
Q2n1Q1n1 / z
00
0/0
1/0
11
0/0
1/0 0/0
01
10
1/0
(e)
x/z
Q2Q1
5)该电路是一个同步模4加/减计数器。
4、集成计数器74163的功能及应用（如何构成任意模N的计数器、 N分频器）
1、DAC、ADC的概念和种类 2、T型、倒T型电阻网络DAC（分辨率、 Vo的计算）
1 分辨率 n 2 1
VREF VO n 2
i d 2 i i 0
n 1
3、A/D转换的一般步骤：采样、保持、量化、编码 4、并行ADC的原理
4、卡诺图化简（四变量以内）
求逻辑函数的最简与或表达式和或与表达式
例题
1.逻辑函数 F ( A, B, C ) AB AC 的最小项表达式为 ， 最大项表达式为 ， 反函数为 ，对偶函数为 。
F ( A, B, C, D) m(1,3,6,7,8,12) d (4,9,11) 2.卡诺图化简逻辑函数
2 1
Q
n 1
D
D1 Q
n 0
n
D0 Q 2
D2 Q
n 1
D1 Q
n 0
D0 Q 2 z Q Q1
n 2
n
n
逻辑电路如图所示：
/0
001
000 /1 100 /0 110
/0 011 /0 111 /0 /1
010
/0
101
电路没有自启动能力 修改方法： 1、给某一无效状态规定一个确定的次态，从而打破堵塞循环 序列而进入有效序列中。 2、对触发器加清零或置位信号，强迫计数器脱离堵塞循环序 列而进入 有效序列。
EN
＆
∑i
＆
＆
COi
图3.29
例3.5 的逻辑图
解：该电路由一个3－8线译码器和两个与非门组成， 译码器的使能端均为有效。
i
(Xi , Yi , CI i ) Y1 Y2 Y3 Y7 m 1 m 2 m 4 m 7 m1 m 2 m 4 m 7 m(1,2,4,7) m3 m5 m 6 m 7 m(3,5,6,7)
n
n
Q Q
n 1 2
J 2 Q K 2Q ( x Q ) Q
n 2 n 2 n 1
n ····· (4.4) 2 ·
n 1 1
J1 Q K1Q Q
n 1 n 1
n 1
· ··········· (4.5)
④ 作电路的状态表和状态图
n 2 n 1
x
0
1
0/1 1/1
反码：11011010
补码：11011011
第二章 逻辑函数及其化简
1、逻辑代数的基本运算及复合运算
与、或、非、与非、或非、与或非、同或、异或的运算符、门电 路符号、运算规则
2、逻辑运算基本公式及常用规则 求反函数、对偶函数 3、逻辑函数表示方法
1）真值表 2）逻辑函数表达式：与或表达式；或与表达式；最小项表达式； 最大项表达式 3）逻辑电路图： 由电路图写逻辑表达式；由逻辑表达式到电路图；
0 M1 CP 1
M 3
C4 1 /2
DSR A B C D DSL
1,4D 3,4D 3,4D 3,4D 3,4D 2,4D 1
QA QB QC QD
第五章 同步时序电路的设计
1、同步时序电路的建模 2、状态等价 状态化简 3. 状态图和状态表之间的相互转换 4、用触发器实现同步时序电路（D、JK） 1）编码状态表(状态表+编码分配表) 2）求次态方程&输出方程(将编码状态表的每列 次态和输出单独进行卡诺图化简) 3）求激励方程(将次态方程跟触发器的特征方程 比较) 4）画逻辑电路图 5）自启动能力的检查及修改方法
（2）画出电路图 （3）此电路是否具有自启动能力？
000 001 011 001 011 111 0 0 0 x 0 0 x
010 xxx
110 100 111 110 101 xxx
100
000 1 1 n 1 n 1 Qn Q Q 2 1 0
n n n Q2 Q1 Q0
z 001 011 111 0 0 0 x 0 0 x 次态方程 输出方程
解：74163的低3位构成了模5计数器。当Q2Q1Q0=000, 001,010,100时，4选1MUX的Z=1，当为011时， Z＝0。如此反复，输出z为11101 11101 11101…P=5
5、集成计数器74192：异步清零、异步预置的十进制加/减计数 器 6、集成移位寄存器74194的功能及应用（环形、扭环形计数器电 路） SRG4 CR 例：画出右图所示74194复位后的 R M0 1 0 状态图，实现的是模几计数器？ 0
CO i (Xi , Yi , CI i ) Y3 Y5 Y6 Y7 m3 m5 m 6 m 7