数字电子技术复习题三套含答案
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术题库及答案汇总
数字电子技术习题库一、单项选择题〔本大题共15小题，每题2分，共30分〕〔在每题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多项选择或未选均无分。
〕1.函数F(A,B,C)=AB+BC+AC的最小项表达式为()。
A．F(A,B,C)=∑m〔0，2，4〕 B.(A,B,C)=∑m〔3，5，6，7〕C．F(A,B,C)=∑m〔0，2，3，4〕 D.F(A,B,C)=∑m〔2，4，6，7〕．线—3线优先编码器的输入为—I7，当优先级别最高的I7有效28I0时，其输出Y2Y1Y0的值是〔〕。
A．111 B.010 C.000 D.101 3．十六路数据选择器的地址输入〔选择控制〕端有〔〕个。
A．16 B.2 C.4 D.8有一个左移移位存放器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是〔〕。
A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．74LS138译码器的输入三个使能端〔E1=1，E2A=E2B=0〕时，地址码A2A1A0=011，那么输出Y7～Y0是()。
A.11111101B.10111111C.11110111D. 111111116.一只四输入端或非门，使其输出为1的输入变量取值组合有()种。
A．15B．8C．7D．17.随机存取存储器具有()功能。
A.读/写B.无读/写C.只读D.只写8．N 个触发器可以构成最大计数长度〔进制数〕为 () 的计数器。
A.NB.2NC.N2111D.2000N001 0109．某计数器的状态转换图如下，110 100011其计数的容量为( ) 101A ．八 B. 五C. 四D. 三10．某触发的特性表如下〔 A 、B 为触发器的输入〕其输出信号的逻辑表达式为( ) 。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = (011110.01 ) 2 = (1e ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：高平、地平和高阻。
4 . 主从型JK触发器的特性方程= jq `+k~q。
5 . 用4个触发器可以存储4位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为16条、数据线为8条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（c）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（d）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（d）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（c）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（d）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（8）个数据信号输出。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。
A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。
A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。
A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。
A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。
A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。
A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。
答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。
答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。
数字电子技术基础试卷及答案套
数字电子技术基础1一．1．（1５分）试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。
设各触发器初态为“0”。
二．（15分）已知由八选一数据选择器组成的逻辑电路如下所示。
试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。
八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。
三．（8分）试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。
要求用三个3输入端与门和一个或门实现。
四．（12分）试按步骤用74LS138和门电路产生如下多输出逻辑函数。
74LS138逻辑表达式和逻辑符号如下所示。
五．（15分）已知同步计数器的时序波形如下图所示。
试用维持-阻塞型D触发器实现该计数器。
要求按步骤设计。
六．（18分）按步骤完成下列两题1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。
2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。
图5-1图5-2七．八．（10分） 电路下如图所示，按要求完成下列问题。
1．指出虚线框T1中所示电路名称.2．对应画出V C 、V 01、A 、B 、C 的波形。
并计算出V 01波形的周期T=？。
数字电子技术基础2一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。
（1）求电路的静态工作点;（2） 画出微变等效电路图, 求Au 、r i 和r o ；（3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、bU 、b U 、c U 及L I 。
三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。
数字电子技术试题集及答案
数字电子技术基础试卷试题答案汇总数字电子技术基础试题（二）一、填空题 : (每空1分，共10分)1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ；十进制数 98 的8421BCD 码为（10011000 ） 8421BCD 。
2 . TTL 与非门的多余输入端悬空时，相当于输入高电平。
3 .下图所示电路中的最简逻辑表达式为。
AB4. 一个 JK 触发器有两个稳态，它可存储一位二进制数。
5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。
6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1 同或；F 2 与非门；F 3 或门。
二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ）A、m 1与m 3B、m 4与m6C、m 5 与m 13D、m 2 与m 82、 L=AB+C 的对偶式为：（B ）A 、 A+BC ；B 、（ A+B ）C ； C 、 A+B+C ；D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是（D ）A、与非B、或非C、与或非D、异或4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是（A ）。
A、编码器B、寄存器C、触发器D、计数器6．存储容量为8K×8位的ROM存储器，其地址线为（C ）条。
A、8B、12C、13D、147、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。
数字电子技术复习题及参考答案
数字电子技术复习题及参考答案一、单选题1、以下式子中不正确的是（）A.1AAB.AAAC.ABABD.1A12、在数字电路中，稳态时三极管一般工作在()状态。
在图示电路中，若ui0，则三极管T(),此时uo=()A．放大，截止，5VB．开关，截止，3.7VC．开关，饱和，0.3VD．开关，截止，5V3、N个变量可以构成（）个最小项。
A.NB.2NC、2ND、2N-14、图中电路为TTL门电路，为了使输出等于，选择正确答案（）。
A．正确，错误，错误B．正确，错误，正确C．正确，正确，正确D．正确，正确，错误5、TTL门电路输入端悬空时，应视为（）；(高电平，低电平，不定）。
此时如用万用表测量其电压，读数约为（）（3.5V，0V，1.4V）。
A．不定B．高电平，3.5VC．低电平，0VD．高电平，1.4V6、一个64选1的数据选择器有（）个选择控制信号输入端。
A．6B．16C．32D．647、设计计数器时应选用（）。
A．锁存器B．边沿触发器C．同步触发器D．施密特触发器8、欲将频率为f的正弦波转换成为同频率的矩形脉冲，应选用（）。
A．多谐振荡器B．施密特触发器C．单稳态触发器D．T'触发器9、一片64k某8存储容量的只读存储器（ROM），有（）。
A.64条地址线和8条数据线B.64条地址线和16条数据线C.16条地址线和8条数据线D.16条地址线和16条数据线10、ROM必须在工作（）存入数据，断电（）数据；RAM可以在工作中（）读写数据，断电（）数据。
A.中，不丢失；随时，将丢失B.前，不丢失；随时，将丢失C.前，不丢失；随时，不丢失D.前，丢失；随时，将丢失11、若逻辑表达式FAB,则下列表达式中与F相同的是()A.FABB.FABC.FABD.不确定12、下列电路中，不属于组合电路的是：（）A.数字比较器；B.寄存器；C.译码器；D.全加器；13、不能用来描述组合逻辑电路的是：（）A.真值表；B.卡诺图；C.逻辑图：D.驱动方程；14、利用中规模集成计数器构成任意进制计数器的方法有()A.复位法B.预置数法C.级联复位法D.以上都不是15、施密特“非”门和普通“非”门电路的阈值电压分别是（）个。
大学数字电子技术试题答案
大学数字电子技术试题答案一、选择题1. 数字电路中，逻辑变量“1”通常代表什么含义？A. 低电平B. 高电平C. 地线D. 电源线答案：B. 高电平2. 在二进制数系统中，最小的非零数是几？A. 0B. 1C. 2D. 4答案：B. 13. 触发器的主要用途是什么？A. 计数B. 存储C. 放大D. 滤波答案：B. 存储4. 以下哪种逻辑门可以实现两个输入的异或功能？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：D. 异或门（XOR）5. 在数字电路中，一个4位二进制计数器的最大计数值是多少？A. 8B. 16C. 32D. 64答案：C. 32二、填空题1. 在数字电子技术中，__________是一种能够存储一位二进制信息的基本单元电路。
答案：触发器2. 二进制数1011转换为十进制数是__________。
答案：113. 逻辑门电路中的“与非”门是将输入的逻辑与结果再取__________。
答案：非4. 在数字电路设计中，__________是一种常用的简化和优化逻辑表达式的方法。
答案：卡诺图5. 一个3线到8线译码器的输出是__________。
答案：8三、简答题1. 请简述数字电路与模拟电路的区别。
答：数字电路处理的是离散的信号，通常只有高电平或低电平两种状态，而模拟电路处理的是连续变化的信号。
数字电路具有更强的抗干扰能力，易于实现大规模集成，而模拟电路则在处理连续信号如声音和光线等方面更为有效。
2. 什么是组合逻辑和时序逻辑？请举例说明。
答：组合逻辑是指其输出仅取决于当前输入状态的逻辑电路，不包含存储元件，如加法器和编码器。
时序逻辑则包含存储元件（如触发器），其输出不仅取决于当前的输入状态，还与历史状态有关，如计数器和寄存器。
3. 什么是同步计数器和异步计数器？答：同步计数器是指所有的触发器都在同一个时钟脉冲下进行状态转换的计数器，而异步计数器中，触发器的状态转换不是同时发生的，它们之间存在一定的时序差异。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
复习题一1．下列四个数中，与十进制数（163）10不相等的是D 、（203）8 2．N 个变量可以构成多少个最大项C 、2N3．下列功能不是二极管的常用功能的是C 、放大5．译码器的输入地址线为4根，那么输出线为多少根（ 16 ）6．用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变化是00→11 7．一个4K 赫兹的方波信号经4分频后，下列说法错误的是B 、周期为2π×10－3秒 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（或阵列 ） 9．A/D 转换器中，转换速度最高的为( A 、并联比较型 )转换 10．MAXPLUS-II 是哪个PLD 厂家的PLD 开发软件（ B 、Altera 1．存储器按存取方式可分为三类，即：1． SAM ， RAM ， ROM2．设4位逐次逼近型A/D 转换器的电压转换范围为0-15V ，采用四舍五入法量化，模拟输入电压为，转换的逼近过程是（其中括号中用表示保留，×表示不保留1000( )→1100(× )→1010(× )→1001()→10013．时序电路中的时序图的主要作用是：用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4．施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有滞后特性 5．既能传送模拟信号，又能传送数字信号的门电路是． CMOS 传输门三、简答题（每小题5分，共10分）1．请写出RS 、JK 、D 、T 触发器的状态转移方程，并解释为什么有的触发器有约束方程。
2．请回答两个状态等价的条件是什么四、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出S i 和C i 的逻辑函数表达式，说明其逻辑功能。
（6分）2 1 4&74LS1381 02 43 5 6 7C i-1 B i A iS i C i& &12.问图示电路的计数长度N 是多少能自启动吗画出状态转换图。
（7分）3.分析如图电路，列出状态转换图，说明它的功能。
其中74195为集成移位寄存器器，LDSH/为移位和同步置数控制端，CR为异步清零端，J和K为工作方式控制端，控制功能表如下。
（12分）五、设计题（30分）1． 8选1数据选择器CC4512的逻辑功能如表所示，电路符号如图所示。
用CC4512和最少的门电路产生如下逻辑函数，要求变量ABC分别对应于A2A1A0输入管脚，画出降维图和电路连接图。
（15分）DCABDCBCDACDABF)(++++=2．用上升沿JK触发器设计一个按自然态序进行计数的可控模值同步加法计数器，当M=0时为7进制，当M=1时为5进制。
（15分）要求：（1）分析设计要求，建立原始状态图和状态表；（2）求出最简激励函数；（3）系统要求有自启动功能；（4）画出设计电路。
1．答：RS_FF: 0RS Q R S Q n1n =+=+且JK_FF: n n 1n Q K Q J Q +=+ D_FF: D Q 1n =+ T_FF: n n 1n Q T Q T Q +=+其中RS 触发器有约束方程，因为RS 触发器有不允许的输入条件。
2．答：在相同的输入条件下具有相同的输出，并且具有相同的次态。
四、分析题（25分）1．（6分）解：由图可得：分）2(C B A C B A C B A C B A S 1i i i 1i i i 1i i i 1i i i i ----+++= 分）2(C B A C B A C B A C B A C 1i i i 1i i i 1i i i 1i i i i ----+++=电路功能是全加器。
n 0n 2n 0n 11n 0n 01n 1n 11n 2Q Q Q Q Q Q Q Q Q +===+++2．（7分）解：电路状态方程为状态图如下：可见N=5, 能自启动，3．（12分）解：（（2）由状态转移表可知该电路的功能是10进制计数器（4分）五、设计题（30分）1．（15分）解：CD A D C AB D )C A (B D C B CD A CD AB F ++=++++= （3分）卡诺图及降维卡诺图为：（6分）电路连接图为：（6分）2．（15分）解：（1）原始状态图及状态转换表如下： （3分） X/（2）卡诺图如下：（3分）Q 3n+1Q 2n+1Q 1n+1（3）状态方程：（2分）123112131n 12113213121231231n 2312312212231n 3Q )Q X Q (Q 0Q Q X Q Q Q Q )Q X Q Q (Q Q Q Q Q X Q Q Q Q Q Q Q Q Q Q Q )Q Q Q X (Q Q Q Q X Q •++•=+=•++•=++=•+•+=+=+++ 驱动方程： （2分）1K ,)Q X (Q Q X Q J Q Q Q Q K ,Q X Q Q J )Q Q ()Q X(Q Q Q X K ,Q Q J 1232311313211321221223123=+=+=+==+=+•+=+==（4）校验自启动： （2分）可见，能自启动。
（5）画出电路如下图： （3分）复习题21.将十进制数（18）10转换成八进制数是 [② 22 ]2. 三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 [ ① m2 ]3.一片64k ×8存储容量的只读存储器（ROM ），有③16条地址线和8条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是①门开态时输出电阻比关态时大5.以下各种ADC 中，转换速度最慢的是 [双积分型 ]6. 关于PAL 器件与或阵列说法正确的是 只有与阵列可编程7. 当三态门输出高阻状态时，输出电阻为 [ 无穷大 ]8.通常DAC 中的输出端运算放大器作用是④ 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 ④ 21610.一个64选1的数据选择器有（ 6 ）个选择控制信号输入端。
二、填空题1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。
2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。
3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。
4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。
5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。
三、 简答题（每小题5分，共10分）1．用基本公式和定理证明下列等式：()ABCBC A C AB B C AB ++=+2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。
四、分析题（25分）1．8选1数据选择器CC4512的逻辑功能如表所示。
试写出图所示电路输出端F 的最简与或形式的表达式。
（9分）2. 如图电路由CMOS 传输门构成。
试写出输出端的逻辑表达式。
（8分）图4.23． 试分析图所示时序电路。
（8分） (1) 该电路是同步的还是异步的(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。
五、设计题（30分）设计一个PLA 形式的全减器。
设A 为被减数，B 为减数，C 为低位借位，差为D ，向高位的借位为CO 。
完成对PLA 逻辑阵列图的编程。
（10分）图5.1 PLA 逻辑阵列图1． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz ，占空比等于60％，积分电容等于1000 pF 。
（10分）（1）画出电路连接图；（2）画出工作波形图； （3）计算R 1、R 2的取值。
2． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。
要求计数器必须包括状态0000和1111，并且利用CO 端作13进制计数器的进位输出。
74161的功能表如下，可以附加必要的门电路（10分）图五、 简答题1．证：右=)C A (B )C C A (B )A A (BC C AB +=+=++ 左=)C A (B BC AB +=+=右， 证毕！ 2．特征方程：n n 1n Q K Q J Q +=+ （1分） 状态转移真值表：（2分）状态转移图：（2分）J=1，K=×J=× K=0四、分析题（25分）1．（9分）解：根据数据选择器的工作原理，由图可得：分）分）4(DC C B C A 5(1C AB 1C B A 1C B AD C B A F ++=•+•+•+•=2．（8分）解： F 1=A （4分）F 2=AB（4分）3．（8分）解：（1）是异步的。
（2）由图可得电路得状态方程为：↓•=↓•=↑•=+++2n 31n 31n 21n 2n 11n 1Q Q Q Q Q Q CP Q Q 由状态方程可得状态转移表如下：由状态转移表可画出状态转移图：功能：8进制计数器。
五、设计题（30分）1．（10分）解：由题意可得真值表为：（3分）卡诺图为：（3分）编程图为：（4分）图5.1 PLA 逻辑阵列图2．（10分解：1）电路连接图如下：（4分）（2）电路工作波形图如下：（3分）V 32V 31（3）t w1=(R 1+R 2)C（3分）t w2=由题意：500/1C R 7.0)R R (7.0221=++6.0R 2R R R C R7.0C )R R (7.0C )R R (7.0212122121=++=+++解得： R 2=2R 1R 1=ω, 则R 2= K ω3．（10分）解：设计电路如下图：D 0D 3D 2D 1COLD R DQ 0 Q 3Q 2 Q 1EPCPET741610 1 0 1ClkC1≥1复习题31. 将十进制数（）10转换成二进制数是④2. 函数()B A A F ⊕=的结果是 [③B A3. 一片2k ×16存储容量的只读存储器（ROM ），有[ ]个字节 ④40964. 下列关于TTL 与非门的输出电阻描述中，正确的是③门关态时输出电阻比开态时大5. 在ADC 工作过程中，包括保持a ，采样b ，编码c ，量化d 四个过程，他们先后顺序应该是 ④ badc6. 第一种具有实用意义的可编程器件是① PAL7. 可以直接现与的器件是 ① OC 门8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 [ 1：49. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 [ 5 ]10. 芯片74LS04中，LS 表示 [ 低功耗肖特基]二、填空题1. 如图1所示电路，有2REF 1REF V V >。