VHDL语言第二讲
合集下载
《VHDL语言教程》课件
VHDL语言的应用领域和实际案例
通信系统
用于设计编码器、解码器、协议处理和通信接 口。
嵌入式系统
用于设计嵌入式控制器、传感器接口和外设控 制。
图像处理
用于设计数字图像滤波、边缘检测和图像压缩 算法。
自动驾驶
用于设计数字信号处理、传感器融合和控制算 法。
VHDL语言的未来发展和趋势
VHDL语言将继续发展，以适应新兴技术和需求，如人工智能、物联网和边缘计算。
总结和课程建议
通过本课程，您将掌握VHDL语言的基础知识和应用技巧，为您在
1 实体（Entity）
定义模块的接口和名称。
2 体（Architecture）
描述模块的行为和内部结构。
3 过程（Process）
4 信号（Signal）
定义模块基于输入信号做出相应输出的操作。
用于在模块之间传递数据。
VHDL语言的模拟器和仿真工具
模拟器
用于测试和验证设计的正确性和 功能。
波形仿真
可视化信号波形，以便分析和调 试。
调试工具
帮助定位设计中的错误和问题。
VHDL语言的硬件描述和设计方法
1
结构化设计
将设计分解为可重用的模块，提高灵活
行为级建模
2
性和可维护性。
使用过程描述模块的行为和操作。
3
数据流建模
使用信号和变量描述模块的数据流和计
引导配置
4
算过程。
定义模块间的连接和信号传递关系。
《VHDL语言教程》PPT课 件
欢迎来到《VHDL语言教程》PPT课件，让我们一起探索VHDL语言的定义、历 史背景以及它在数字电路设计中的重要性。
什么是VHDL语言？
VHDL课件VHDL语言及其应用
二选一 用 …⏐… 表示
定义为 用 ::= 表示
语句分隔 用分号 “；” 表示
特殊要强调的内容 用黑体表示
注释
用 “--” 前缀
7பைடு நூலகம்
第二部分 VHDL语言的学习基础 (2)
•书写规定与基本句法单元
▲ 标识符
基本标识符 由VHDL’87支持, 长度不能超过32 个有效字符序列， 字符集:0~9，a~z, A~Z和下划线“_”
--实数0.5的表示
注意：在相邻数字之间插入下划线只为增加可读性，对数值无影响。
9
第二部分 VHDL语言的学习基础 (4)
•书写规定与基本句法单元
▲字符、串、位串
字符： 用单引号括起来，例如，‘A’、‘a’、‘%’
串：用双引号括起来。串内包含双引号字符时，用双写双引号来表示。串长
度超过一行, 用运算符“&”把两个子串连接起来, 例如，
• 信号 抽象描述电路的导线，起保持改变的数值和连接子元件的作用。 信号总是在元件的端口连接元件，元件间交换的信息仅通过信号传送 信号赋值不意味着立即更新其保持的原有内容，因为任何对信号 的赋值操作只能作为预定数值存储在信号的驱动器中，仅当模拟时间 经过起同步作用的语句或再一次启动了进程时才会发生更新动作。 允许利用属性存取过去和当前的数值，可以接受来自变量的赋值
扩展标识符 由VHDL’93，VHDL2001支持，首尾用反斜杠“\”定界， 区分大小写，总与基本标识符不同，字符集：ASCII码， 反斜杠字符要双写，允许任意字符，包括保留字、类型字
▲ 保留字 类型字 专用字
保留字 预留用于专门用途的标识符，VHDL’87,VHDL’93和VHDL2001有差别 类型字 用于表示数据类型的标识符 专用字 用于表示特别信息和常量的标识符
VHDL语言教程
VHDL语言教程VHDL是一种硬件描述语言，用于描述数字电路和系统，并进行硬件的设计和仿真。
它被广泛应用于数字电路设计、嵌入式系统开发和可编程逻辑控制器等领域。
本教程将介绍VHDL语言的基本概念和语法，帮助您了解和学习这门强大的硬件描述语言。
一、VHDL概述VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意为高速集成电路硬件描述语言。
它是一种硬件描述语言，用于描述数字电路和系统。
与传统的电路设计方法相比，使用VHDL可以更加方便、高效地进行电路设计和测试。
1.VHDL的起源和发展VHDL最早由美国国防部为了解决数字电路设计复杂、效率低下的问题而研发。
后来，VHDL成为了一种IEEE标准（IEEE1076）并被广泛应用于数字电路设计和仿真。
2.VHDL的优点VHDL具有以下几个优点：-高级抽象：VHDL提供了一种高级描述电路的方法，使得设计者能够更加方便地表达复杂的电路结构和行为。
-可重用性：VHDL支持模块化设计，使得设计者可以将电路的不同部分进行抽象和封装，提高了电路的可重用性。
-高效仿真：VHDL可以进行高效的电路仿真和测试，有助于验证电路设计的正确性和可靠性。
-灵活性：VHDL可以应用于各种不同类型和规模的电路设计，从小规模的数字逻辑电路到大规模的系统级设计。
二、VHDL语法和基本概念1.VHDL的结构VHDL程序由程序单元（unit）组成，程序单元是VHDL描述的最小单元。
程序单元包括实体（entity）、结构（architecture）、过程（process）和包（package）等。
2. 实体（entity）实体是VHDL描述电路模块的一个部分，包括输入输出端口、信号声明和实体标识符等。
3. 结构（architecture）结构描述了实体的具体电路结构和行为，包括组件声明、信号赋值和行为描述等。
VHDL语言详解
端口模式用来说明数据传输通过该端口的方向.端口模式有以下几类:
IN(输入):仅允许数据流进入端口.主要用于时钟输入,控制输入,单向数据输入.
OUT(输出):仅允许数据流由实体内部流出端口.该模式通常用于终端计数一类的输出,不能用于反馈.
BUFFER(缓冲):该模式允许数据流出该实体和作为内部反馈时用,但不允许作为双向端口使用.
2选1 数据选择器
d1
d0
q
sel
u2
u1
u3
tmp1
tmp2
tmp3
例8 用带保护条件的BLOCK语句描述一个锁存器的结构.
ENTITY latch IS
PORT(d, clk : IN STD_LOGIC;
q, qn : OUT STD_LOGIC);
END latch;
ENTITY comp4 IS
PORT(a, b: IN STD_LOGIC_VECTOR(3 downto 0);
y: OUT STD_LOGIC);
END comp4;
--结构体 1:
ARCHITECTURE behavior OF comp4 IS
BEGIN
Comp: PROCESS(a, b)
包体中的子程序及其相应的说明是专用的,不能被其它VHDL单元所引用;而包集合中的说明是公用的,它可以独立地编译并插入设计库中.包集合体是次级设计单元,只有在其对应的主设计单元编译并插入设计库之后,才可独立地编译并插入到设计库中.
程序包举例(见vhdl程序example )
2.1.1.5 库(LIBRARY)
out
out
buffer
IN(输入):仅允许数据流进入端口.主要用于时钟输入,控制输入,单向数据输入.
OUT(输出):仅允许数据流由实体内部流出端口.该模式通常用于终端计数一类的输出,不能用于反馈.
BUFFER(缓冲):该模式允许数据流出该实体和作为内部反馈时用,但不允许作为双向端口使用.
2选1 数据选择器
d1
d0
q
sel
u2
u1
u3
tmp1
tmp2
tmp3
例8 用带保护条件的BLOCK语句描述一个锁存器的结构.
ENTITY latch IS
PORT(d, clk : IN STD_LOGIC;
q, qn : OUT STD_LOGIC);
END latch;
ENTITY comp4 IS
PORT(a, b: IN STD_LOGIC_VECTOR(3 downto 0);
y: OUT STD_LOGIC);
END comp4;
--结构体 1:
ARCHITECTURE behavior OF comp4 IS
BEGIN
Comp: PROCESS(a, b)
包体中的子程序及其相应的说明是专用的,不能被其它VHDL单元所引用;而包集合中的说明是公用的,它可以独立地编译并插入设计库中.包集合体是次级设计单元,只有在其对应的主设计单元编译并插入设计库之后,才可独立地编译并插入到设计库中.
程序包举例(见vhdl程序example )
2.1.1.5 库(LIBRARY)
out
out
buffer
VHDL第二章课件
（6）Character（字符）。
是用单引号括起来的一个字母（A～Z, a～z） 、数字（ 0～ 9 ）、空格或一些特殊字符（如$、@、%等）。
VHDL语言对大小写英文字母不敏感, 但区分字符量中的大小写。 （‘7A）’S,tr‘inag’（,字‘符串B’）,。‘是b用’双, 引都号认括为起是来不的同一的个字字符符。序字列。符 字‘符1’串,区‘分2’大仅、是小符写号字。母。常用于程序的提示和结果说明等。例 如“VHDL”, “STRING”, “MULTI_SCREEN COMPUTER”等。 （8）Time（时间）。时间的取值范围从 －（231－1）～（231 －1）。时间由整数值和时间单位组成。常用的时间单位有: fs、 ns、μs、ms、s、min、hr等。时间类型一般用于仿真，而不用 逻辑综合。时间常用于指定时间延时和标记仿真时刻。
(4) 扩展标识符的界定符两个斜杠之间可以用数字打头。 如:
2.2 数据对象
在VHDL中，凡是可以赋予一个值的客体称为数据对象。常 用的数据对象为常量、变量 、信号和文件，其中文件类型是 VHDL’93标准中新通过的。
对象说明的一般书写格式为:
对象类别 标识符表: 子类型标识[:＝ 初值]；
对象说明举例: CONSTANT T1，T2: time :＝30ns，--常量说明 VARIABLE SUM: read； --变量说明
• VHDL语言有两个标准版: VHDL’87版和 VHDL’93版。VHDL’87版的标识符语法规则经 过扩展后，形成了VHDL’93版的标识符语法规则。 前一部分称为短标识符，扩展部分称为扩展标识符。 VHDL’93版含有短标识符和扩展标识符两部分。
2.1.1 短标识符
短标识符规则: 短标识符由字母、数字以及下划线字符组成，且具
VHDL语言详解
概述（4/4）
VHDL vs. Verilog HDL
USA—IBM,TI,AT&T,INTEL…VHDL; USA—Silicon Valley…Verilog; Europe—VHDL; Japan—Verilog; Korea—70-80%VHDL;
VHDL的一些基本概念
基本概念（1/7）
操作数的类型应该和运算操作符所要求并置一维数组整数和实数包括浮点数整数和实数包括浮点数mod整数rem整数sll逻辑左移bit或布尔型一维数组srl逻辑右移bit或布尔型一维数组sla算术左移bit或布尔型一维数组sra算术右移bit或布尔型一维数组rol逻辑循环左移bit或布尔型一维数组ror逻辑循环右移bit或布尔型一维数组乘方整数算术操作符abs取绝对值整数vhdl语言的运算操作符2等于任何数据类型不等于任何数据类型小于枚举与整数类型及对应的一维数组大于枚举与整数类型及对应的一维数组小于等于枚举与整数类型及对应的一维数组关系操作符大于等于枚举与整数类型及对应的一维数组bitbooleanstdlogibitbooleanstdlogibitbooleanstdlogibitbooleanstdlogibitbooleanstdlogibitbooleanstdlogibitbooleanstdlogi整数符号操作符整数vhdl语言的运算操作符3运算符优先级xnor最低优先级vhdlvhdl语言的运算操作符4norxorstdlogicvector1downtostdlogicsignalnandjnandbooleansignalstdlogicvector1downtostdlogicsignalbooleanvhdl语言的运算操作符5主要用于位和位矢量的连接
两个进程语句并行执行
EDA课件
第 10 页
引进内部节 点信号 进程语句及 敏感信号 检测clk上升 沿 将数据输出端 口
© 江苏工业学院计算机系
EDA
LIBRARY IEEE; USE IEEE.std_logic_1164.all; Entity test1 is port (clk, d : in bit; q : out bit); end test1; architecture test1_body of test1 IS begin
第 7 页
© 江苏工业学院计算机系
EDA
电子教案
第四章 VHDL设计初步
仿真下载 仿照第三章的内容进行仿真和下载
再次强调 时序仿真和功能仿真的意义
第 8 页
© 江苏工业学院计算机系
EDA
电子教案
第四章 VHDL设计初步
VHDL程序设计举例
例4－1 D触发器
LIBRARY IEEE; 打开IEEE库 程序包 USE IEEE.STD_LOGIC_1164.ALL; ENTITY DFF1 IS PORT (clk:IN STD_LOGIC; d:IN STD_LOGIC; ddf1 q:OUT STD_LOGIC); END; STD_LOGIC:标准逻辑位 在综合器中，STD_LOGIC被看作有9 种值，如’-‟、’X‟、’0‟、’1‟ 和’Z‟等 © 江苏工业学院计算机系 第 9 页 而BIT只能取’0‟和’1‟
EDA
电子教案
第四章 VHDL设计初步
方法一：根据电路原理图
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder1 IS PORT (a,b:IN STD_LOGIC; co,so:OUT STD_LOGIC); END ENTITY h_adder1; ARCHITECTURE fh1 OF h_adder1 IS BEGIN 并行赋值语句 so<=NOT(a XOR (NOT b)); co<=a AND b; END fh1;
引进内部节 点信号 进程语句及 敏感信号 检测clk上升 沿 将数据输出端 口
© 江苏工业学院计算机系
EDA
LIBRARY IEEE; USE IEEE.std_logic_1164.all; Entity test1 is port (clk, d : in bit; q : out bit); end test1; architecture test1_body of test1 IS begin
第 7 页
© 江苏工业学院计算机系
EDA
电子教案
第四章 VHDL设计初步
仿真下载 仿照第三章的内容进行仿真和下载
再次强调 时序仿真和功能仿真的意义
第 8 页
© 江苏工业学院计算机系
EDA
电子教案
第四章 VHDL设计初步
VHDL程序设计举例
例4－1 D触发器
LIBRARY IEEE; 打开IEEE库 程序包 USE IEEE.STD_LOGIC_1164.ALL; ENTITY DFF1 IS PORT (clk:IN STD_LOGIC; d:IN STD_LOGIC; ddf1 q:OUT STD_LOGIC); END; STD_LOGIC:标准逻辑位 在综合器中，STD_LOGIC被看作有9 种值，如’-‟、’X‟、’0‟、’1‟ 和’Z‟等 © 江苏工业学院计算机系 第 9 页 而BIT只能取’0‟和’1‟
EDA
电子教案
第四章 VHDL设计初步
方法一：根据电路原理图
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder1 IS PORT (a,b:IN STD_LOGIC; co,so:OUT STD_LOGIC); END ENTITY h_adder1; ARCHITECTURE fh1 OF h_adder1 IS BEGIN 并行赋值语句 so<=NOT(a XOR (NOT b)); co<=a AND b; END fh1;
VHDL基础快速入门教程
16
⑶ 实数数据类型(Real) VHDL的实数数据类型(Real)与数学中的实数浮 点数相似，只是范围限定为：-1.0E38~1.0E38，并 且在书写时一定要有小数。如下程序段所示： ARCHITECTURE a OF Test IS SIGNAL A，B，C : Real ; BEGIN A <= 1.5 ； --带小数点 B <= 5.0 ； C <= 3.0E8； --科学计数 END a;
--(1) --(2) --(3) --(4) --(5) --(6) --(7) --(8) --(9)
因为A中的内容是3(11)2，B中的内容是2(10)2，故： ① E <=Unsigned (A) 后， E=3 (11)2 ； ② F <= B 后， F=2 (10)2 ；
10
BEGIN E <= Unsigned (A); F <= B; H(1 DOWNTO 0) <= E+F; H(3 DOWNTO 2) <= E-F; H(7 DOWNTO 4) <= E*F; G(0) <= E(0) AND F(0); G(1) <= E(1) OR F(1); C <= H; D <= Std_Logic_Vector (G); END a;
19
2.2.2 信号 (Signal) 信号 (Signal) 是VHDL中的一种重要的数据对 象。主要用于描述硬件电路中的一条硬件连接线或 指定电路内部的某一节点(补充的端口)。 其语法格式为： Signal 信号名[，信号名…] : 数据类型 [:=表达式] ； 注意： ⑴ 在VHDL语言程序中，信号赋值的符号与上面不同， 不能用“:=‖运算符，应为 “<=‖运算符。