阻抗设计与运用
输入阻抗_精品文档
输入阻抗输入阻抗是电子电路中一个重要的概念，它描述了电路对外界信号源的“看起来像什么”。
在许多电路设计和分析的过程中，了解和计算输入阻抗是必不可少的。
本文将介绍输入阻抗的概念、计算方法以及其在电路设计中的应用。
一、概念输入阻抗（Zin）是指电路输入端对外界信号源的等效电阻。
通常情况下，输入阻抗是一个复数，包含实部和虚部。
通过测量输入端电压和输入端电流的比值，可以计算得到输入阻抗。
输入阻抗涉及到电路的物理特性，它与电路中的元件和拓扑结构有关。
在不同的电路中，输入阻抗的数值和性质可能会有所不同。
二、计算方法计算输入阻抗的方法取决于具体的电路结构和信号源类型。
以下是几种常见电路结构的输入阻抗计算方法：1. 串联电路对于简单的串联电路，输入阻抗可以通过电压和电流之比计算得到。
假设电路输入端电压为Vin，电机输入端电流为Iin，则输入阻抗Zin等于Vin/Iin。
2. 并联电路对于并联电路，输入阻抗可以通过电流和电压之比计算得到。
假设电路输入端电压为Vin，电路输入端电流为Iin，则输入阻抗Zin等于Iin/Vin。
3. 混合电路对于混合电路，需要综合运用串联和并联电路的计算方法，根据具体电路结构计算得到。
三、应用输入阻抗在电路设计中有广泛的应用。
以下是几个典型的应用场景：1. 放大器设计在放大器设计中，了解输入阻抗对于信号源的影响非常重要。
如果输入阻抗过大，会导致信号源的输出电压下降；如果输入阻抗过小，会影响信号源的输出电流。
设计时需要根据信号源的特性选择适当的输入阻抗。
2. 滤波器设计在滤波器设计中，输入阻抗决定了信号通过滤波器的效果。
若输入阻抗过大，可能会导致滤波器无法正确工作；若输入阻抗过小，可能会引起信号源电路的负载效应。
因此，需要根据滤波器的要求选择合适的输入阻抗。
3. 传输线匹配传输线的输入阻抗需要与信号源的输出阻抗匹配，以避免信号的反射和损耗。
输入阻抗的匹配可以通过电阻、电容、电感等元件来实现。
交流阻抗谱的原理及应用
交流阻抗谱的原理及应用1. 交流阻抗谱的简介交流阻抗谱，复数阻抗与频率的关系图，描述了电路在不同频率下的阻抗特性。
通过绘制交流阻抗谱，我们可以了解电路对不同频率的信号的响应情况，从而分析电路的特性和性能。
2. 交流阻抗谱的原理交流阻抗谱的原理基于电路的线性性质和频率的变化。
当电路中存在交流信号时，电路中的电流和电压随着频率的变化而变化，导致电路的阻抗也随之改变。
通过测量电路在不同频率下的电流和电压，可以计算出电路的阻抗值，并绘制成交流阻抗谱。
3. 交流阻抗谱的绘制方法绘制交流阻抗谱的常用方法是使用复数阻抗表示电路的阻抗，并在坐标轴上绘制频率和阻抗之间的关系。
常见的绘制方法有Bode图法、Nyquist图法和Polar图法等。
3.1 Bode图法Bode图法是一种常见的绘制交流阻抗谱的方法，通过将频率取对数，并将阻抗用分贝表示，可以将阻抗的变化情况直观地展现出来。
Bode图法常用于分析和设计滤波器、放大器等电路。
3.2 Nyquist图法Nyquist图法是一种将频率和复数阻抗直接绘制在复平面上的方法。
通过绘制频率对应的复数阻抗的实部和虚部在复平面上的位置，可以直观地展示电路阻抗的特性。
Nyquist图法常用于分析电路的稳定性和系统的控制性能。
3.3 Polar图法Polar图法是一种将频率和阻抗表示在极坐标系上的方法。
通过将频率对应的阻抗转换为极坐标系下的角度和模长，可以清晰地显示电路的阻抗变化情况。
Polar图法常用于分析电感、电容等元件的阻抗特性。
4. 交流阻抗谱的应用交流阻抗谱在电路设计和故障诊断方面具有重要的应用价值。
4.1 电路设计交流阻抗谱可以帮助工程师了解电路在不同频率下的阻抗情况，从而进行电路参数的选择和优化设计。
例如，在滤波器的设计中，可以通过绘制交流阻抗谱来选择适合的电路元件和频率范围，以满足设计要求。
4.2 故障诊断交流阻抗谱可以用于故障诊断和故障分析。
当电路工作异常时，通过绘制交流阻抗谱可以快速定位和分析故障发生的位置和原因。
PCB阻抗设计与阻抗设计软件Polar的使用
ＰＣＢ阻抗设计与阻抗设计软件Ｐolａｒ的使用 随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。
相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
在实际情况中，需要在数字边际速度高于1ns 或模拟频率超过300Mhz时控制迹线阻抗。
PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。
印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。
这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
阻抗控制阻抗控制(eImpedance Controling)，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。
故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为―阻抗控制‖。
PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。
影响PCB走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。
PCB 阻抗的范围是 25 至120 欧姆。
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。
迹线和板层构成了控制阻抗。
PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。
但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：●信号迹线的宽度和厚度●迹线两侧的内核或预填材质的高度●迹线和板层的配置●内核和预填材质的绝缘常数PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
微带线（Microstrip）：微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
阻抗匹配的原理和应用
阻抗匹配的原理和应用1. 引言阻抗匹配是电子电路设计中的一种重要技术，用于确保信号的最大功率传输和防止信号反射。
本文将介绍阻抗匹配的基本原理和应用。
2. 阻抗匹配的基本原理阻抗匹配是指将不同阻抗的两个电路或电子设备连接在一起，使得信号在两者之间传输时的阻碍最小化。
阻抗匹配的基本原理涉及到两个重要概念：输入阻抗和输出阻抗。
2.1 输入阻抗输入阻抗是指电路或电子设备向外部信号源提供的阻力。
当信号源的输出阻抗与电路的输入阻抗匹配时，输入的功率能够被完全传输到电路中，最大化利用信号源的能量。
2.2 输出阻抗输出阻抗是指电路或电子设备与外部负载之间的阻力。
当电路的输出阻抗与负载的输入阻抗匹配时，电路能够向外部负载提供最大功率传输。
3. 阻抗匹配的应用阻抗匹配在实际电路设计中有许多应用。
以下是阻抗匹配的一些常见应用场景：3.1 通信系统在通信系统中，阻抗匹配非常重要。
例如，在无线电发射器和天线之间实现阻抗匹配可以最大程度地传输信号，并减少信号的反射。
这种阻抗匹配通常是通过天线调谐器或发射器的输出网络来实现的。
3.2 音频放大器阻抗匹配在音频放大器中也是必不可少的。
音频放大器通常将低阻抗的音频源连接到负载阻抗较高的扬声器。
通过阻抗匹配，可以确保音频信号的最大功率传输，并避免信号反射。
3.3 无线电频率调谐在无线电接收器和调谐器中，阻抗匹配用于确保信号从天线输入到调谐电路时的最大功率传输。
匹配电路通常使用变压器或匹配网络来实现。
3.4 高频电路设计阻抗匹配在高频电路设计中也是非常重要的。
例如，在微波射频电路中，通过匹配网络将信号源的输出阻抗与负载的输入阻抗匹配，可以实现信号的最大功率传输。
4. 阻抗匹配技术为了实现阻抗匹配，有几种常用的技术和电路可供选择：4.1 变压器变压器是一种常用的阻抗匹配器。
通过选择适当的变压器变比，可以实现输入阻抗和输出阻抗之间的匹配。
4.2 匹配网络匹配网络是一种通过电容、电感和电阻等被动元件连接而成的网络。
阻抗匹配设计原理及方法
阻抗匹配设计原理及⽅法阻抗匹配（Impedance matching）是微波电⼦学⾥的⼀部分，主要⽤于传输线上，来达⾄所有⾼频的微波信号皆能传⾄负载点的⽬的，⼏乎不会有信号反射回来源点，从⽽提升能源效益。
阻抗匹配有两种，⼀种是透过改变阻抗⼒（lumped-circuit matching），另⼀种则是调整传输线的波长（transmission line matching）。
要匹配⼀组线路，⾸先把负载点的阻抗值，除以传输线的特性阻抗值来归⼀化，然后把数值划在史密斯图上。
改变阻抗⼒把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿着代表实数电阻的圆圈⾛动。
如果把电容或电感接地，⾸先图表上的点会以图中⼼旋转180度，然后才沿电阻圈⾛动，再沿中⼼旋转180度。
重复以上⽅法直⾄电阻值变成1，即可直接把阻抗⼒变为零完成匹配。
阻抗匹配：简单的说就是「特性阻抗」等于「负载阻抗」。
调整传输线由负载点⾄来源点加长传输线，在图表上的圆点会沿着图中⼼以逆时针⽅向⾛动，直⾄⾛到电阻值为1的圆圈上，即可加电容或电感把阻抗⼒调整为零，完成匹配。
阻抗匹配则传输功率⼤，对于⼀个电源来讲，单它的内阻等于负载时，输出功率最⼤，此时阻抗匹配。
最⼤功率传输定理，如果是⾼频的话，就是⽆反射波。
对于普通的宽频放⼤器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远⼤于电缆长度，即缆长可以忽略的话，就⽆须考虑阻抗匹配了。
阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产⽣反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。
⾼速PCB布线时，为了防⽌信号的反射，要求是线路的阻抗为50欧姆。
这是个⼤约的数字,⼀般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆,只是取个整⽽已,为了匹配⽅便.阻抗从字⾯上看就与电阻不⼀样，其中只有⼀个阻字是相同的，⽽另⼀个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延⼀点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。
pcb阻抗设计要求
PCB阻抗设计要求介绍PCB（Printed Circuit Board）是电子产品中常见的一种电路板，用于连接和支持电子元件。
在PCB设计中，阻抗是一个重要的参数，它决定了电路板传输信号的质量和稳定性。
本文将探讨PCB阻抗设计的要求和技巧。
为什么需要阻抗设计阻抗是电路中的电阻和电感的综合体现，它与电流和电压的比例有关。
在PCB设计中，阻抗的控制对于信号的传输和抗干扰能力起着重要作用。
具体而言，以下是为什么需要阻抗设计的几个原因：1.信号完整性: 控制阻抗可以减少信号的反射和衰减，确保信号在传输过程中保持完整性，减少失真。
2.抗干扰能力: 正确的阻抗匹配可以提高电路板的抗干扰能力，减少外界电磁干扰对信号的影响。
3.功耗优化: 合理的阻抗设计可以降低功耗，提高电路的效率和稳定性。
PCB阻抗设计要求1. 阻抗规格在进行PCB阻抗设计之前，首先需要明确设计要求和规格。
根据设计的电路和信号要求，确定所需的阻抗数值。
常见的PCB阻抗规格包括50欧姆（Ω）和75欧姆（Ω），根据不同的应用选择合适的数值。
2. 材料选择PCB阻抗设计的首要任务是选择合适的材料。
常见的PCB材料包括FR-4和Rogers 等。
FR-4是一种常用的玻璃纤维层压板材料，适用于一般电路板设计。
Rogers材料具有更好的阻抗控制和高频特性，适用于高性能和高频率的应用。
3. 线宽和线间距线宽和线间距是影响PCB阻抗的重要参数。
根据所需的阻抗数值和材料特性，选择合适的线宽和线间距。
通常情况下，线宽越宽，阻抗越低；线间距越小，阻抗越高。
4. 地平面设计地平面是PCB阻抗设计中的关键因素之一。
在设计过程中，应尽量保持地平面的连续性和完整性。
通过增加地平面的面积，可以降低电感和电阻，提高阻抗的稳定性和一致性。
5. 信号层和电源层分离为了减少信号层和电源层之间的相互干扰，应尽量将它们分离开来。
通过在信号层和电源层之间设置地层，可以有效地减少电磁干扰和信号损耗。
PCB设计之阻抗控制的走线细节举例
PCB设计之阻抗控制的走线细节举例1.走线的宽度和间距：走线的宽度和间距会直接影响走线的阻抗。
通常情况下，走线的宽度越宽，阻抗越低。
为了控制阻抗，可以在设计软件中使用特定的规则来指定走线的宽度和间距。
例如，对于常见的50欧姆的阻抗控制要求，可以将规则设置为适当的走线宽度和间距。
2.层数的选择：在高速信号传输中，层数的选择也会影响阻抗。
较高的层数可提供更多的走线空间，有助于降低阻抗。
因此，为了阻抗控制，可以选择适当的层数。
在多层PCB设计中，内层走线的间距和宽度也需要综合考虑，以保持阻抗的一致性。
3.地平面的设计：在PCB设计中，地平面的设计是控制阻抗的关键。
地平面应尽可能地平整，并且与走线保持一定的距离。
这样可以减少地平面与走线之间的互电容和互电感，从而提高阻抗的一致性。
为了实现这一点，可以在地平面上设置一些小孔，用于连接不同地层，从而提高地层的连贯性。
4.走线的形状和拐角：走线的形状和拐角也会影响阻抗。
通常情况下，直线和圆弧形的走线对阻抗控制较好，而直角拐弯较差。
在需要进行90度拐角的情况下，可以使用斜角拐弯来减小阻抗的变化。
此外，走线的形状和转角也会对电磁兼容性（EMC）产生影响，在设计时需要综合考虑。
5.信号层和电源/地层的分离：为了阻抗控制，信号层和电源/地层应尽可能地分离。
这样可以减少信号层与电源/地层之间的互电容和互电感，从而提高阻抗的一致性。
在多层PCB设计中，可以选择在信号层之间插入电源/地层，建立一个电源平面或地平面来提供均匀的分布。
6.终端匹配：终端匹配是一种常用的阻抗控制技术。
通过在信号线的起始和终止位置添加合适的电阻、电容等元件，可以达到匹配信号线的阻抗。
例如，可以在信号线的终止位置添加电阻，以匹配信号线和负载之间的阻抗。
终端匹配可以在设计中通过网络分析软件来实现。
综上所述，PCB设计中的走线细节对于阻抗控制至关重要。
通过选择适当的走线宽度和间距、层数、设计合理的地平面、走线的形状和拐角以及合理的终端匹配，可以实现阻抗的一致性，提高信号传输的质量和稳定性。
阻抗设计指引
阻抗设计指引1.0、目的确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试Coupon设计之准则,确保产品能够满足生产的需要及客户要求。
2.0、范围所有需要阻抗控制产品的设计、制作及审核。
2.1、定义特性阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。
2.2、特性阻抗的分类：目前我司常见的特性阻抗分为：单端(线)阻抗、差分(动)阻抗、共面阻抗此三种情况。
2.2.1、单端(线)阻抗：英文Single Ended Impedance ,指单根信号线测得的阻抗。
2.2.2、差分(动)阻抗：英文Differential Impedance,指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。
2.2.3、共面阻抗：英文Coplanar Impedance ,指信号线在其周围GND/VCC(信号线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。
3.0、职责3.1、工程部负责本文件的编制及修订。
3.2、MI设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制的流程指示、菲林修改指示及阻抗测试Coupon的设计。
MI在生产使用过程中负责解释相关条款内容。
3.3、品保部QAE负责对工程资料的检查及认可。
4.0、内容4.1、阻抗设计流程：测量阻抗是否符合客户要求4.2、阻抗控制需求的决定条件：当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。
PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。
4.3、阻抗匹配的三个要素：4.3.1、输出阻抗(原始主动零件) 特性阻抗(信号线) 输入阻抗(被动零件)（PCB板）阻抗匹配4.3.2、当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相延误等现象，从而导致信号不完整，信号失真。
电路中的传输线与阻抗匹配设计与分析
电路中的传输线与阻抗匹配设计与分析在电子学领域中，传输线是一种用于在电路中传输电信号的重要元件。
而阻抗匹配则是确保信号从源传输到负载时，最大程度地减少反射和信号损耗的关键。
传输线是由电容和电感组成的，其主要功能是将信号从发射点传输到接收点，同时尽量减少信号的衰减和波形畸变。
传输线的设计需要考虑到线路特性阻抗、信号幅度和频率、传输速率以及线路长度等因素。
在电路设计中，阻抗匹配是一种重要的技术，用于确保信号在传输线和连接器之间的传输过程中不会发生反射，从而最大程度地保持信号完整性。
阻抗匹配的设计目标是使信号源、传输线和负载之间的阻抗相匹配。
只有当这三者的阻抗相等时，信号才能被完全传输，减少任何可能引起反射的阻抗不匹配。
在阻抗匹配的设计与分析中，经常会用到传输线的传输线分布参数模型。
这个模型将传输线看作是由许多无限短的电路元件组成的，这些元件包括电阻、电感和电容。
通过该模型，可以计算传输线上的阻抗、电压和电流等参数。
在实际的电路设计中，常用的传输线有两种类型：平衡传输线和不平衡传输线。
平衡传输线通过两个相等且对称的导线传输信号，可以有效地减少干扰和噪声。
不平衡传输线仅通过一个导线传输信号，常用于单端信号的传输。
不论是平衡传输线还是不平衡传输线，在设计阻抗匹配时，需要根据具体应用场景选择合适的传输线类型。
在阻抗匹配设计的过程中，一个重要的参数是传输线上的特性阻抗。
特性阻抗是指在传输线上的任意两点之间，单位长度内的电流与电压之比。
根据特性阻抗的不同取值，可以得到不同的阻抗匹配方式。
常用的阻抗匹配方式有三种：串联匹配、并联匹配和变压器匹配。
串联匹配是通过串联电感、电容或电阻来匹配传输线和负载的阻抗，实现信号的最大功率传输。
并联匹配则是通过并联电感、电容或电阻来匹配传输线和负载的阻抗，同样可以实现最大功率传输。
而变压器匹配则是通过变压器来实现阻抗的匹配。
总之，传输线与阻抗匹配设计与分析在电路设计中扮演着重要的角色。
阻抗设计规范
一.阻抗：（Impedance,Z）1电流在交流线路中流动时，其所遭遇的阻力。
2对印制电路板而言，是指在某一高频之下，某一线路层对一项对层(通常指最近的接地层)总合之阻抗。
（电阻、电容抗、电感抗）简而言之，亦即评估线路之均匀性及介质层厚度之均匀性。
3阻抗控制的目的：就是要将双面及多层板讯号线在高频工作中的阻抗值，控制在某一数值范围内。
二.单端阻抗（Characteristic Impedance）在计算机，无线通信等电子信息产品中、PCB的线路中的传输的能量，是一种由电压与时间所构成的方形波信号（Square wave signal）称为脉冲（Pulse）它所遭遇的阻力则称为特性阻抗，其理论公式为，引起特性阻抗的重要原因：无损耗条件下，导体间的电感L与电容C Z。
=//三.差动阻抗（Differential Impedance）由两根差动信号线组成的控制阻抗的一种复杂结构,驱动端输入的信号为极性相反的两个信号波形,分别由两根差动线传送,在接收端这二个差动信号相减,由于感应噪声同时作用于二根信号线,从而相互抵消.这种方式主要用于高速数模电路中以获得更好的信号完整及抗噪声干扰.四阻抗匹配三要素输出阻抗(原始主动零件)、特性阻抗（传输线）、输入阻抗（被动零件）阻抗匹配能减少在信号传输途中或终端所产生的能量反射和损失，降低杂波及串扰，杜绝失真及减少信号传输中的延迟，使信号的能量得到完整的传输。
所以阻抗控制其实就是让系统中每一个部分都具有相同的阻抗值，而其目的则在消除介面的反射杂讯。
五影响阻抗之因素2:阻抗COUPON设计单端阻抗:信号线设计长度为6 Inch差分阻抗: 信号线设计长度为6 Inch单端与差分的COUPON设计模块相同,只是一个为单线一个为双线.无论是单端模块还是差分模块,测试孔的位置必须与以上模块相同,否则将造成无法测试.3 COUPON的放置方式1.依据客户原稿设计2.设在折断边上(工艺边上)3.另设阻抗条(见以上附图所示)4 屏蔽层的判定5.Polar SI8000阻抗计算软件的应用.外层单端阻抗计算模块H1 绝缘层的厚度(对阻抗影响极大)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)C1 基材部分阻焊厚度(阻焊厚度一般在0.4-0.8mil)C2 信号线部分阻焊厚度CEr 阻焊介电常数Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内) 注:1.阻焊越厚阻值越低,影响值会在3ohm以内,如成品板实测阻值偏高,可多盖两次阻焊膜,以降低阻值2.阻值控制范围:单端35-75 ohm差分90-140 ohm外层差分计算模块H1 绝缘层的厚度(对阻抗影响极大)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)S1 成品线间距T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)C1 基材部分阻焊厚度(阻焊厚度一般在0.4-0.8mil)C2 信号线部分阻焊厚度C3 基材部分阻焊厚度CEr 阻焊介电常数Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内)内层差分阻抗计算模块H1 绝缘层的厚度(与对应屏蔽层间的厚度)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)H2绝缘层的厚度(与对应屏蔽层间的厚度)Er2介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)S1 成品线间距T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内)差分阻抗与周围铜皮有间距,计算模块.H1 绝缘层的厚度(对阻抗影响极大)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)S1 成品线间距G1信号线周围铜皮的大小(按101输入)G2信号线周围铜皮的大小(按100输入)D1信号线与周围铜皮的间距T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)C1 基材部分阻焊厚度(阻焊厚度一般在0.4-0.8mil)C2 信号线部分阻焊厚度C3 基材部分阻焊厚度CEr 阻焊介电常数Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P7/P30
IMPEDENANCE CANGGE
A
INCIDENT ENERGY
B
TRANSMITTED ENERGY REFLECTED ENERGY
黨A元件經由板面線路向B發出訊號,若該訊號線的 線寬不均,造成特性阻抗值上起伏變化時,則訊號的 部分能量會反彈回A中去
P8/P30
阻抗控制前提 條件 阻抗控制前提 條件 * l 工作頻率(影響rise time)
P17/P30
阻抗測試就是在示波器發出一種脈衝波后,同時接收 其反射波,然後將此兩種脈衝對比分析,從反射能量的大 小得出阻抗值,同時在螢光屏上顯示出來(TDR輸出訊號 傳送到電路板,傳送到電路之線路,通過反射波上升或下 降再與儀器本身所放出的訊號作比較,換算而得電路板 之阻抗值 )
原
理
P18/P30
v
ZO1
ZO2
測試Cable TDR
PCB線路
發出脈衝波 反射脈衝波
原
理
P19/P30
脈衝信號的產生
1.硬體中瞬間變化的電壓,形成“0”,“1”所組合而成的電子 訊號,兩者間的快速切換就形成“近似方波的脈衝” 3.“方波”由低到高所耗用的時間(水平軸之時域)稱為“上 升時間”(risetime tr).凡tr愈短時,時鐘頻率(Clock rate)愈快. Tr為最大振幅的從10%上升到90%的時間,單位 ns=10-9s Tr=0.35/f Rc=Wc*C Rl=Wl*L (Wc=2π*f)
不良分析 不良分析
製程管制 製程管制
P3/P30
了解阻抗的前提 了解阻抗的前提
磁場 靜電場
*注意: 當電流流動時其磁場就產生. 當有電壓時其靜電場就產生.
P4/P30
名 名詞 詞定 定義 義: :
l
何謂“特性阻抗值Ω” (Characteristic Impedance, ZO)
時所遭遇的阻力稱之為特性阻抗(電阻抗,電容抗,電感抗 的綜合作用),減而言之,即用來評估線路的均勻性,介質 層厚度的均勻性).
("二導線間的量測阻抗")
u 共模阻抗 (Common Mode Impedance)
(“將兩導線連接在一起時,導線對大地之間的阻抗關係")
u 奇模阻抗 (Odd Mode Impedance)
(“當兩導線做差動使用時,任一導線對大地之間的阻抗") (= 1/2倍 特性阻抗;= 1/2倍 差動阻抗)
原
理
P20/P30
RISETINE
振 幅 (%) 或 電 壓 100 90 前緣 50 脈寬 10 0 tr tf 后緣
t
原
理
P21/P30
Nosie in a Differential signal
v v v v
P22/P30
減少串訊之道
• 1.短線 • 2.薄板 • 3.少平行
P23/P30
P31/P30
中国PCB技术网 中国PCB论坛网 中国PCB人才网 中国PCB商贸网 中国FPC论坛网
P13/P30
線寬↑& 特性阻抗↓ 線寬↓& 特性阻抗↑ * 線 厚 (T) (與阻抗 Z 之關係為
1 ) W 1 T
)
線厚↑& 特性阻抗↓ 線厚↓& 特性阻抗↑ * 介 質 層 厚 度 (H) (與阻抗 Z 之關係為 H ) 介質厚度↑& 特性阻抗↑ 介質厚度↓& 特性阻抗↓ 1 * 介 質 常 數 (Dk) (與阻抗 Z 之關係為 ) √Dc 線厚↑& 特性阻抗↓ 線厚↓& 特性阻抗↑ * 線 距 (S)
P14/P30
阻抗 量 測 之 coupon 設計 阻抗 量 測 之 coupon 設計
圖案一(Termination)建議採用此種方式
信號孔
(內層Gnd/Vcc作隔離0.010"以上) 6.0"~12.0" 6.0"(TYP.) WWEI P/N : XXXXXXXXX2 0.100" IMPEDANCE : XX ± X Ω 0.100" >W(線寬)
P1/P30
阻抗控制設計與運用
W
SIGNAL
T
POWER/GROUND A D A POWER/GROUND W
SIGNAL
A POWER/GROUND
T
P2/P30
講義的思想 講義的思想
了解的前提 了解的前提
定 定
義 義
原 原
由 由
類 類
別 別
影響因素 影響因素
原 原
理 理
演 演
變 變
設計注意 設計注意
2 電子機器傳輸訊號線中,其高頻訊號或電磁波傳播
2 與其電感及電容都有關係,即
Zo =√L / C L:電感 C:電容
P5/P30
信 信號傳輸 號傳輸三要 三要素 素
訊號線
+
介質層
+
接地層
傳輸線
P6/P30
原 原
由 由
目的:保證板面傳輸線在高頻傳輸的“特性阻抗”與零 件本身的“輸出阻抗”之間的匹配,減少能量散 失,而差動阻抗控制則可以通過平行線傳輸信 號的差動計算,消除干擾信號 * * * * “信號振盪”,而對零件產生“錯誤觸發”的信號 失真 雜訊 傳播延誤(V=C/ Er, 介質層對高頻訊號的能量 散失)
u 偶模阻抗 (Even Mode Impedance)
(“當兩導線用來傳輸兩完全相同且極性一致的信號時, 其任一導線對大地之間的阻抗") (= 2 倍 共模阻抗)
P10/P30
P11/P30
P12/P30
阻 阻抗 抗影 影響 響之 之因 因素 素
* * A. 介質常數(Dk): 由原物料決定. B. 線路厚度(T): 由原物料或製程能力決定(PLATING)
P24/P30
設計注意事項
P25/P30
對一般阻抗板: 12.信號線相聯的測試孔不可與任何層導通,不可與任何其他 線路相連 13.VCC,GND,POW層正確定義 14.VCC,GND或POW製作要完整
阻抗不良分析
1.標準件檢驗測試探頭 2.檢查檔案設置是否有誤(範圍,波形)
P26/P30
3.查CAM資料,量測原始線寬資料,檢查VCC,GND或POW是 設置有誤 4.若非以上問題,POLAR軟體CHECK設計補償是否有誤. 5.切片分析檢驗自己的 預想.
P27/P30
製程管制
• • • • • • • 1.底片製作管理與檢查 2.內層板蝕刻 3.內層AOI檢查 4.壓合 5.外層蝕刻 6.綠漆 7.吸水
• 1.PP進料:介質常數 • a.樹脂含量 • b.膠化時間 • c.樹脂流量 • 2.內層Thincore進料：介質層厚度,銅厚 • a.供應商固定 • b.Thin core厚度 • c.銅厚 • 3.內層D/F:線寬 • a.工作底片的所有線寬 • b.曝光能量和吸真空度 • c.顯影條件(速度,濃度,溫度) • d.去膜(速度,濃度,溫度) • e.200倍測量線寬 • f.環境控制
P15/P30
阻抗設計COUPON (4 層板)
L1 L4 L1 L4 COMP. SIDE L2 L3 L2 L3
SIGNAL GROUND
L2 (GROUND)
L3 (POWER)
L1 L4 SIGNAL
L1 L4 SOLD. SIDE
GROUND L2 L3 L2 L3
P16/P30
阻抗設計COUPON (8 層板)
收集并制作PDF文件
* l 傳輸線之長度 ( 造成propagation delay ) * 1 所以工作頻率越高,傳輸線過長需考慮作阻
抗ห้องสมุดไป่ตู้制.
P9/P30
二 二. . 阻抗之類別 阻抗之類別 : :
u 特性阻抗 (Characteristic Impedance)
("當二導體與其大地絕緣後,彼此之間的阻抗")
u 差動阻抗 (Differential Impedance)
L7 (GROUND)
SIGNAL GROUND L2 L2
L1 L3 L4
L5
L6 L8
L1
L3 L4
L5
L6
L8 SOLD. SIDE
L2
L7 L7
L7
L2
L2 L2
L7 L7
L7
阻抗測量原理
1.TDR(時域反射器) 簡介 時域反射器是一種內部可以產生一種脈衝波,並具有 接 收此脈衝和分析功能的特殊示波器. 時域即電壓對時間形成的一種時域 2. 阻抗測試原理
P30/P30
• • 6.外層D/F:線寬 • a.曝光能量和工作底片的所有線寬 • b.吸真空度 • c.顯影條件(速度,濃度,溫度) • d.去膜(速度,濃度,溫度) • e.200倍測量線寬 • f.環境控制 • • 7外層蝕刻:線寬 • a.蝕刻條件(速度，濃度，溫度) • a.200倍量測線寬。
阻抗線的演變
設計注意事項
對一般阻抗板: 1.考量p/p成本和製作的簡單化 2. prepreg對應不同殘銅率厚度的正確計算 3.排版考量 原則:細線靠中,差動靠中 4.需加水池效應孔. 5.條形阻流塊 6.阻抗統一 7.獨立線路的補償 8.阻抗計算模塊的選擇. 9.工單線寬和POLAR線寬的統一. 10.線寬需符合客戶資料 11.阻抗線寬改動需仔細確認.
*
C. 線寬(W): 由製程能力決定(A/W,D/F IMAGE,ETCH…..)
* *
D. 層間絕緣厚度(H): 由製程能力決定(PREPREG厚度, 殘銅率) E. 線距(S): 由製程能力決定(A/W,D/F IMAGE,ETCH…..)