华南理工大学网络教育2020.3《数字逻辑》平时作业-答案

2020.3《数字逻辑》平时作业

1.简述PN结的形成过程，并说明PN结的电学特性。

答：PN结采用不同的掺杂工艺,将P型半导体与N型半导体制作在同一copy块硅片上,在它们的交界面就形成空间电荷区称PN结。PN结具有单向导电性。PN结（PN junction）一块单晶半导体中，一部分掺有受主杂质是P型半导体，另一部分掺有施主杂质是N型半导体时，P 型半导体和N型半导体的交界面附近的过渡区称。PN结有同质结和异质结两种百。用同一种半导体材料制成的PN 结叫同质结，由禁带宽度不同的两种半导体材料制成的PN结叫异质结。制度造PN结的方法有合金法、扩散法、离子注入法和外延生长法等。制造异质结通常采用外延生长法。在P 型半导体中有许多带正电荷的空穴和带负电荷的电离杂质。在电场的作用下，空穴是可以移动的，而电离杂质（离子）是固定不动的。N 型半导体中有许多可动的负电子和固定的正离子。当P型和N型半导体接触时问，在界面附近空穴从P型半导体向N型半导体扩散，电子从N型半导体向P型半导体扩散。空穴和电子相遇而复合，载流子消失。因此在界面附近的结区中有一段距离答缺少载流子，却有分布在空间的带电的固定离子，称为空间电荷区。

2.简述双极型晶体管的三种工作状态。

答：

(一)工作状态(或工作模式)有放大状态、截止状态、饱和状态和反向放大状态四种.放大状态就

是输出电流与输入电流或者与输入电压成正比的一种工作状态。在输出伏安特性曲线上，放大状态所处的范围对于BJT和FET有所不同。

(二)饱和状态就是晶体管的一种低电压、大电流工作状态(即开态).对于BJT(双极型晶体管)和

对于FET(场效应晶体管),饱和状态的含义大不相同,要特别注意区分开来.饱和状态就是晶体管的一种低电压、大电流工作状态(即开态).对于BJT(双极型晶体管)和对于FET(场效应晶体管),饱和状态的含义大不相同,要特别注意区分开来。

(三)截止状态就是电流很小、基本上不导通的一种工作状态(工作模式).这种状态,不管是

BJT(双极型晶体管),还是FET(场效应晶体管),都是一致的;在输出伏安特性曲线上,其范围都是处于最下面的小区域(紧靠横轴——电压轴) 。

3.简述场效应晶体管的工作原理。

答：场效应管三个引脚分为：g极（栅极）、d极（漏极）、s极（源极）。场效应管与三极管的工作原理有很大的不同。场效应管时由加在输入端（栅极）的电压来控制输出端（漏极）的电流，也就是说场效应管是由栅极输入电压控制的压控电流源。

4.把十进制数0.625转换成二进制数。

答：0.625＝（0.101）2。

5.何为卡诺图？请写出用卡诺图化简逻辑函数的一般步骤。

答：卡诺图百是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。

卡诺图的构造特点使卡诺图具有一个重要性质：问可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项答并消去一个变量。

用卡诺图化简逻辑函数的基本原理就是把上述逻辑依据和图形特征结合内起来，通过把卡诺图上表征相邻最小项的相邻小方格“圈”在一起进行合并，达到用一个简单“与容”项代替若干最小项的目的。在数字电路中经常使用。

一般步骤：

(一)第一步：作出函数的卡诺图。

(二)第二步：在卡诺图上圈出函数的全部质蕴涵项。按照卡诺图上最小项的合并规律，对函数

F卡诺图中的1方格画卡诺圈。为了圈出全部质蕴涵项，画卡诺圈时在满足合并规律的前题下应尽可能大，若卡诺圈不可能被更大的卡诺圈包围，则对应的“与”项为质蕴涵项。

(三)第三步：从全部质蕴涵项中找出所有必要质蕴涵项。在卡诺图上只被一个卡诺圈包围的最

小项被称为必要最小项，包含必要最小项的质蕴涵项即必要质蕴涵项。为了保证所得结果无一遗漏地覆盖函数的所有最小项，函数表达式中必须包含所有必要质蕴涵项。

(四)第四步：求出函数的最简质蕴涵项集。若函数的所有必要质蕴涵项尚不能覆盖卡诺图上的

所有1方格，则从剩余质蕴涵项中找出最简的所需质蕴涵项，使它和必要质蕴涵项一起构成函数的最小覆盖。

6.说明TTL逻辑门电路的电源电压是多少？TTL高电平和低电平的范围分别是多少？

答：TTL门电路中,电源电压VCC低电平0V,高电平+5V。

CMOS集成电路使用MOS管，功耗小，工作电压范围很zd大，一般速度也低，但是技术在改进，这已经不是问题。

就TTL与CMOS电平来讲，前者属于双极型数字集成电路，其输入端与输出内端均为三极管，因此它的阀值电压是<0.2V为输出低电平；>3.4V为输出高电平。

而CMOS电平就不同了，他的阀值电压比TTL电平大很多。而串口的传输电压都是以COMS电压传输的。

(一)TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下，一容般输出高电平是3.5V，输出

低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容

限是0.4V。

(二)CMOS电平：逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容

限。

7.简述由与非门组成的基本RS触发器的工作原理。

答：根据“与非”门的逻辑关系，只要有一个输入端为低电平，输出就是高电平（即见0得1），只有所有输入端均为高电平时，输出才是低电平（即全1得0）。依据这一逻辑关系分析基本rs触发器的工作原理如下：

1.=0、=1

假定所加的输入信号为=0、=1；

(1) 触发器原来处于0状态

假定触发器原来处于0状态（规定q端的状态为触发器状态），即q=0，，按照与非门“有低出高”的功能，会使b门输出q=1（即a门输入a=1），此时a门两输入端均为高电平，按“全高出低”的功能，（即b=0），于是触发器由原来的0状态翻转为1状态，即使撤除输入信号，因b=0，所以触发器仍会保持b门输出q=1和a门输出，即触发器可稳定地保持1状态不变，这就是触发器具有存储（记忆）功能的原因。

(2) 触发器原来处于1状态

假定触发器原来处于1状态（即q=1，），这时相应的输入端a=1、b=0，即使输入信号=0、=1，触发器仍会保持1状态不变。

2.=1、=0

假定所加的输入信号为=1、=0；

(1) 触发器原来处于0状态

假定触发器原来处于0状态（即q=0，），这时b门翻转输出低电平（即a=0），a门因

“有低出高”，即b=1，因a=0，由与非门功能得知：无论输入什么信号都不会改变，q=0的状态。