capture学习笔记
Orcad学习笔记
Update Cache 命令
它只能根據設計快取文件內的"連接資訊"去找到"原來的零件庫"以更新"元件資訊"(因為"連接資訊"沒有被改變，所以它不需要被更新)；若找不到"原來的零件庫"將不會進行更新的作業。--------------[不是很明白]
4.5線路圖的管理作業
4.5.1在不同的線路圖文件夾班一線路圖頁面
5.2建立零件庫
執行"File > New > Library..."命令。
5.3建立元件-----------------------------[能在数据库中直接建立，就爽了]
5.3.1定義元件種類---------------------[元件就是Part]
使用者在線路圖頁面(Schematic Page)上擺放的元件(Part)可以視為邏輯的元件
4.4.3在專案中刪除一個檔案
指向要刪除的檔案，然後按delete鍵。------------[这个我会]
4.4.4重新放置和更新快取區
在Sesign Cache中:
Replace Cache 命令-----------[要仔细学学，不然要累死了]
使用者可以指定他到"其他的零件庫"中去尋找該元件，而不是根據設計快取文件內的"連接資訊"
3.10軟體內部互通功能 ------[？？？]
--------------------------------------------------------------------------------------------
Ch4開啟一個設計專案
Cadence学习笔记4PCB板设计
Cadence学习笔记4__PCB板设计打开PCB Editor，新建一个文件File→New，模板选择Board，文件名为myBoard，点击Browse…选择文件路径，然后点击ok，如下图：可能因为是破解软件，有的时候一些命令会没反应，保存好文件后，重新打开程序。
这个文档只介绍双层板设计。
设置板子大小：点击工具栏setup→Design Parameter弹出窗口如下，在Design选项卡下面，单位选择mils，表示这个板子的所有的默认单位都是mil，精度Accuracy选择2，因为后面要出光绘，太大了也没用，大小设置4000*4000，相应的左下角坐标设为-2000和-2000，其余默认即可，第一行两个-2000是第二行两个4000的一半，表示原点在板子中心。
一般情况下这里设置的板子应比比实际大小更大一些，特别是宽度，这样有利于摆放元器件。
接着设置栅格点大小，点击工具栏setup Grids，勾选“Grids On”显示栅格点，在非电气属性区域Non-Etch设置为25mil，表示布局<摆放元件）时的最小栅格点为25mil，在电气属性区域All Etch及下面的TOP和BOTTOM设为5mil，表示布线时的最小栅格点为5mil，在All Etch这里的Spaceing x和y可以设置所有层的电气属性栅格点，在下面的TOP和BOTTOM可以单独设置各个层，这里默认的是两层，如果还有更多的层，都会在这里显示。
设置板框：板框大小就是做出来的板子的实际大小，根据实际情况确定。
点击Add→line或左侧工具栏的划线图标，在右侧工具栏选择Options，然后选择类Board Geometry和子类Outline，其余默认，如下图。
其右上角有三个很小的图标，可以点击右上角的图标将其展开，否则鼠标移开后会自动收缩，展开后也可以点击将其收缩。
如果不小心点击关掉了这个小窗口，可以在上方工具栏View→Windows勾选Options，同样的Visibility 和Find都可以这么操作。
capture学习笔记
Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具：PCB Design Expert PCB布线.ddb 工具：Protel.art 工具：CAM350 Allegro PCB Design file/impot ARTwork.d 工具：pads2005.drl 工具：Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl ：记录开启Allegro/APD 期间每一个执行动作的command . 产生在每一次新开启Allegro/APD 的现行工作目录下.env ：存在pcbenv 下,无扩展名,环境设定档.allegro/APD.ini ：存在pcbenv 下,记录menu 的设定.allegro/APD.geo ：存在pcbenv 下,记录窗口的位置.master.tag ：开启Allegro/APD 期间产生的文字文件,记录最后一次存盘的database文件名称,下次开启Allegro/APD 会将档案load 进来.从Allegro/APD.ini搜寻directory = 即可知道Master.tag 存在的位置 . lallegro.col ：存在pcbenv 下,从设定颜色的调色盘Read Local 所写出的档案.只会影响到调色盘的24 色而不会影响class/subclass 的设定..brd ：board file (Allegro)..mcm ：multi-chip module (APD) ,design file..log ：记录数据处理过程及结果..art ：artwork 檔..txt ：文字文件,如参数数据,device 文件 .. 等..tap ：NC drill 的文字文件..dat ：资料文件..scr ：script 或macro 记录文件..pad ：padstack 檔..dra ：drawing 档, create symbol 前先建drawing ,之后再compiled 成binary symbol 档..psm ：package symbol ,实体包装零件..osm ：format symbol , 制造,组装,logo图形的零件..ssm ：shape symbol , 自订pad 的几何形状,应用在Padstack Designer. .bsm ：mechanical symbol , 没有电器特性的零件..fsm ：flash symbol , 负片导通孔的连接方式..mdd ：module ,模块,可在Allegro 建立,包含已placed , routed 的数据..sav ：corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏，情况不严重可以用DB Doctor修复。
Cadence自学笔记笔记
Cadence⾃学笔记笔记Cadence SPB15.7 快速⼊门视频教程⽬录Capture CIS 原理图及元件库部分第1-15讲第1讲课程介绍，学习⽅法，了解CADENCE软件Cadence下⼏个程序说明Design Entry CIS 系统级原理图设计Design Entry HDL 芯⽚设计Layout plus orcad ⾃带的pcb板布局布线⼯具，功能不是很强⼤，不推荐使⽤Pcb Editor Pcb librarian Cadence带的PCB布局布线封装设计PCB Router pcb⾃动布线Pcb SI SigXplorer Pcb电路板信号完整性仿真OrCAD Capture CIS 对元件管理更⽅便相对于OrCAD CaptureI 放⼤O 缩⼩页⾯属性设置options Design Templateoptions Schematic Page Propertie s第2讲创建⼯程，创建元件库原理图元件库，某元件分成⼏个部分，各部分间浏览ctrl+N ctrl+B元件创建完后修改footprint封装，options Package Properties第3讲分裂元件的制作⽅法1、homogeneous 和heterogeneous 区别homogeneous,芯⽚包含⼏个完全相同的部分选择该模式，画好第⼀个part后，后⾯的part会⾃动⽣成，因为完全⼀样。
但是引脚编号留空了，要⾃⼰再设置引脚编号。
heterogeneous芯⽚包含⼏个功能部分，可按照功能部分分成⼏个部分。
ctrl+N ctrl+B切换分裂元件的各个部分原理图画完之后，要对各元件⾃动编号，在项⽬管理窗⼝选择项⽬，点击tools annotate,在Action下⾯选择相应的动作。
2、创建homogeneous类型元件3、创建heterogeneous类型元件第4讲正确使⽤heterogeneous类型的元件1、可能出现的错误Cannot perform annotation of heterogeneous part J?A(Value RCA_Octal_stack ) part has not been uniquely group(using a common User Property with differing Values) or the device designation has not been chosen2、出现错误的原因分裂元件分成⼏个part,并且⽤了多⽚这样的分裂元件。
orcadcapture学习笔记
orcadcapture学习笔记
1.进行DRC检查完成之后就可以生产网表，操作如下。
图1 图2
2.然后在Rreate Netliset界面下先勾选“Create PCB Editor Netlist”，软件默认这项是勾选上的，然后网表会默认保存在allegro 文件夹下，如果没有该文件夹，软件会自行创建一个文件夹。
然后勾选Create or Update PCB Editor Board(Netrev)创建一个.brd文件，在Output Board中选择.brd保存的位置。
最后选择是否需要打开.brd 文件。
图2
3.生成网表的时候如果出下下面的提示，意思是你的文件夹下没有allegro文件夹，它提示是否要建立一个文件夹，点击“是”即可。
图2
4.网表生成后，一般有这几个文件：pstchip.dat、pstxnet.dat、pstxprt.dat、netlist.log、pxlBA.txt
图2。
摄影师CaptureNX指南
《摄影师Capture NX指南》学习笔记第一部分一、为什么用Raw格式？Raw格式的图像实际上不是图像，而是一组数据，是光线照在CCD上时，CCD反应所直接产生的“0”和“1”。
这组数据要变为我们可看到的图像，还需要转换成RGB的数值。
RGB 的数值然后再保存为我们熟悉的JPEG，TIFF或PSD格式。
如果把相机设置成输出JPEG图像，实际上就是要求相机来承担电脑工作室的任务来完成这个转换和保存过程。
在这个过程中，所有的相机设置都会永久性地铭刻在最终的图像上，如对比度、色彩、白平衡、锐度等。
而用Raw格式输出，则不经过这个转换过程，因此你有机会“重新解释”这组数据。
对比度、色彩、白平衡、锐度都是在RGB的阶段才有的。
同时，我们对Raw文件的修改，并不改变原始数据，而只是“重新解释”这组数据，因此这组数据可以一再地被以不同方式解释，而不会损失画质。
为什么用Capture？Raw文件目前还没有统一的格式，这是因为各家相机厂商的传感器设计和图像编码各不相同。
有些第三方软件可以解码不同品牌相机的Raw数据。
Nikon的Raw文件称为“NEF”，并有相应的处理软件“Capture”。
2006年7月推出的新版“Capture NX”是个革命性的改进，它允许拍摄者在将Raw数据转换为Bitmap图像之前，既能调整全局，又能调整局部。
传统上，Raw转换软件负责提供全局性的调整，然后输出为JPEG或TIFF图像。
如果要局部修改，就要再用相应的图像编辑软件。
而Capture NX将两步并为一步，大大简化了流程。
对于Nikon相机的使用者而言，Capture软件有明显的优势。
首先，它是目前唯一能识别保存在NEF数据中的所有相机设置的转换软件，包括色彩模式、锐度、降噪、色调曲线等。
第三方的软件一般只能认出白平衡和影调曲线。
当然你不必原样保留这些设置，但是如果你愿意，Capture可以做出和相机直接输出的JPEG一模一样的JPEG图像。
CAPTURE学习资料
CAPTURE一：快捷键V 上下翻转 P 打开元件 scale 缩放窗口比例 view-zoom-scale H 左右翻转 I 放大 W 激活并连线F4 画导线复制作用R 旋转 O 缩小 ESC 结束连线 B 画总线 F3 改变斜线方向二：画电路图的步骤放置元件---连接线路-----放置说明文字及图案T形连接自动放置接点，十字星跨越不放置三：元件属性编辑Graphic ---normal，convert 图形显示的模式Paking 封装同样的元器件Power pins visible 显示电源引脚PCB footprint外形名称四：整体编辑1.设定选取模式 options—preferences--select2.拖拽选取：interesting 碰到一个部分就会被选取fully enclosed 必须包括完整的图件才会被选取3.整体编辑时首先选取要编辑的元件，按工具条最右边的按钮，然后edit—browse—parts—然后选取reference所在列内容，再按edit—properties，然后将滚动条向右拉，找到value那列，将内容改成目标内容，点copy --paste—ok五：活用网络名称 与绘图1.模板8051将每个引脚引出线，点击D0-D7 ,依次放在引出线上2.画正圆时要点击椭圆图形按钮并按住shift 画3.画斜线时要点击折线按钮并按住shift 画4.画正方形时要点击矩形按钮并按住shift 画5.放置文字时住ctrl+enter 跳到下一行重新排序设定：点击U?选中Unconditional refence update六：电路编辑高级技巧1.画总线：按B 住shift 键即可。
并且在所画线区域标示总线，按D0-D7,然后按E 或者小斜线按钮使小斜线与粗线连接。
改变斜线方向可按R 或者F3.D0D1D2D3D4D5D6D7D0D1D2D3D4D7D5 A0 A0A0A10A11A0A10A11U?8051EA/VP 31X119X218RESET 9INT012INT113T014T115P1.01P1.12P1.23P1.34P1.45P1.56P1.67P1.78P0.039P0.138P0.237P0.336P0.435P0.534P0.633P0.732P2.021P2.122P2.223P2.324P2.425P2.526P2.627P2.728RD 17WR 16PSEN 29ALE/P 30TXD 11RXD 10U?74LS373D03D14D27D38D413D514D617D718OC 1G 11Q02Q15Q26Q39Q412Q515Q616Q719U?2732A08A17A26A35A44A53A62A71A823A922A1019A1121CE18OE/VPP 20O09O110O211O313O414O515O616O7172. 图纸的设定：options —designtemplate,3.改变当前图纸尺寸、边框格点距离options—schamitics page4.使格点消失：options-preferences-grid display—visible-print七：层次电路图选中按钮四饼和H，设置名称，选中后鼠标右键，edit-prop，选择attach scam然后输入名称，然后再继续选择attach file然后输入相同的名称，然后ok,ctrl+D 进入内层电路进行编辑，ctrl+A即可返回到上层电路八：元件制作与管理1．选中元件按右键editpart，进行编辑。
新概念英语第二册笔记-第20课
单词学习catch (caught, caught) vt. 抓到catch fish 钓鱼，捕鱼catch a thief 抓住小偷catch the bus 赶公交车←→ miss the bus 错过公交车catch one’s attention 吸引某人注意力/draw one’s attention/attract one’s attention/catch one’s eyes/draw one’s eyes/attract one’s eyescatch fire 着火（强调转变过程）be on fire 正在燃烧（强调状态）catch a cold 患感冒（强调转变过程）have a cold 正患感冒（强调状态）catch doing sth 抓住正在做某事的人eg. The little boy was caught stealing apples from the garden.那个小男孩正在园子里偷苹果被抓住。
eg. The early bird catches the worm. 捷足先登。
grab 抓起，抢夺，热切或拼命地抓snatch 抢夺，突然而迅速地抓起arrest （依法）逮捕capture 俘虏，捕获trap 设陷阱捕捉grasp 紧握，抓住seize [si:z] 握紧，抓住catch it 被责骂，受处罚（口）（通常与will等连用）eg. If I come home late, I’ll catch it from my mother. 如果我回家晚了，我妈妈会骂我。
catch up with 赶上eg. Go ahead, please. I’ll soon catch up with you. 你先走吧，我会很快赶上你的。
catch on （意见，时尚）受欢迎的catch phrase 标语，引人注意的句子fisherman n. 钓鱼人，渔民fish → fisherman (pl. fishermen)fish n. 鱼 [C]1) fish 鱼 [pl.] 单复数同形2) fishes 不同种类的鱼a big fish in a small pond. 山中无老虎猴子称霸王eg. When the cat is away, the mice will play. 老猫不在家老鼠笑呵呵。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具：PCB Design Expert PCB布线.ddb 工具：Protel.art 工具：CAM350 Allegro PCB Design file/impot ARTwork.d 工具：pads2005.drl 工具：Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl ：记录开启Allegro/APD 期间每一个执行动作的command . 产生在每一次新开启Allegro/APD 的现行工作目录下.env ：存在pcbenv 下,无扩展名,环境设定档.allegro/APD.ini ：存在pcbenv 下,记录menu 的设定.allegro/APD.geo ：存在pcbenv 下,记录窗口的位置.master.tag ：开启Allegro/APD 期间产生的文字文件,记录最后一次存盘的database文件名称,下次开启Allegro/APD 会将档案load 进来.从Allegro/APD.ini搜寻directory = 即可知道Master.tag 存在的位置 . lallegro.col ：存在pcbenv 下,从设定颜色的调色盘Read Local 所写出的档案.只会影响到调色盘的24 色而不会影响class/subclass 的设定..brd ：board file (Allegro)..mcm ：multi-chip module (APD) ,design file..log ：记录数据处理过程及结果..art ：artwork 檔..txt ：文字文件,如参数数据,device 文件 .. 等..tap ：NC drill 的文字文件..dat ：资料文件..scr ：script 或macro 记录文件..pad ：padstack 檔..dra ：drawing 档, create symbol 前先建drawing ,之后再compiled 成binary symbol 档..psm ：package symbol ,实体包装零件..osm ：format symbol , 制造,组装,logo图形的零件..ssm ：shape symbol , 自订pad 的几何形状,应用在Padstack Designer. .bsm ：mechanical symbol , 没有电器特性的零件..fsm ：flash symbol , 负片导通孔的连接方式..mdd ：module ,模块,可在Allegro 建立,包含已placed , routed 的数据..sav ：corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏，情况不严重可以用DB Doctor修复。
文件后缀名文件类型.brd 普通的板子文件.dra Symbols或Pad的可编辑保存文件.pad Padstack文件，在做symbols时可以直接调用.psm Library文件，存package>part symbols.osm Library文件，存格式化symbols.bsm Library文件，存机构symbols.fsm Library文件，存flash symbols.ssm Library文件，存shape symbols.mdd Library文件，存module definition.tap 输出的包含NC drill数据的文件.scr Script 和macro 文件.art 输出的底片文件.log 输出的一些临时信息文件.color View层面切换文件.jrl 纪录操作Allegro的事件Cadence SPB 15.5整个软件系统分为18个功能模块：1)Design EditorDesign Entry HDL 允许采用表格、原理图、Verilog HDL 设计，是以前版本的Concept HDL2)Design Entry CIS 对应于以前版本的Capture、Capture CIS3)Design Entry HDL Rules Checker Design Entry HDL规则检查工具4)Layout Plus 原OrCAD的PCB设计工具5)Layout Plus SmartRoute Calibrate Layout Plus的布线工具6)Library Explorer 数字设计库的管理7)Online Documentation 在线帮助文档8)Model Integrity 模型查看与验证工具9)Package Designer 高密度IC封装设计和分析10)PCB Editor 即PCB设计工具，包括：Allegro PCB Design 220(完整的PCB 设计工具：包括Design Entry HDL、PCB Editor、PCB Router)、Allegro PCB Performance 220、Allegro PCB Design 61011)PCB Librairan Allegro库开发，包括焊盘、自定义焊盘Shape、封装符号、机械符号、Format符合Flash符号的开发12)PCB Router CCT布线器13)PCB SI 建立数字PCB系统和集成电路封装设计的集成高速设计和分析环境，能够解决电气性能的相关问题：时序、信号完整性、串扰、电源完整性和EMI。
14)Allegro Physical Viewer Allegro浏览器模块15)Project Manager Design Entry HDL 的项目管理器16)Sigxplorer 网络拓扑的提取和仿真17)Analogy Workbench(PSpice A/D)18)PCB Editor Utilities 包括Pad Designer、DB Doctor、Batch DRC等工具。
设计过程：使用Cadence PCB设计工具创建并完成PCB设计的过程：1)设置Capture工作参数为Capture定义和设置工作区2)制作元器件创建元器件库3)创建原理图设计包括：元器件摆放、网络连接和层次图设计等。
4)PCB设计预处理包括：属性分配、封装指定、规则检查和网络表生成等。
5)配置Allegro工作环境6)建立焊盘与元件封装符号7)加载网络表加载Capture生成的网络表8)建立板框、限制区域和板的叠层定义PCB配置的物理参数9)定义设计规则10)元件布局，摆放元器件11)建立VCC和GND平面12)对关键网络进行交互式布线13)用SPECCTRA进行自动布线14)最优化布线使用Gloss命令优化自动布线的连线15)完成布线16)为生产PCB板产生坐标、报表17)产生生产输出产生Gerber文件等生产加工数据PCB封装常见类型DIPSOICPLCC/QFPPGA/BGATH DISCRETESM D DISCRETESIPZIP设计流程：1. 前处理1)原理图设计2)创建网络产生送往Allegro的网络表，包括pstxnet.txt, pstsprt.txt, pstchip.dat。
3)建立元器件封装库4)创建机械设计图2.中处理1)读取原理图的网络表导入Allegro软件2)摆放机械图和元件3)设置电路板的层面4)手工布线和自动布线5)放置测试点3.后处理1)文字面处理2)底片处理3)报表处理元件报表(Bill of Material Report)、元件坐标报表(Component Location Report)、信号线接点报表(Net List Report)、测试点报表(Testpin Report)等一些基本问答mil&inch区别？1inch = 1000mil = 2.54mm1mm = 0.03937inch = 39.39mil问：在Allegro中可以打开的文件有几类，各有什么不同？答：在Allegro中可以打开的文件有四类。
在Allegro中，执行File—Open命令，得到打开(Open)文件对话框，在文件类型选择栏，可以看到可以打开的四种文件类型，它们分别是设计(Layout)文件，文件后缀为.brd；模块定义(Module Definition)文件，文件后缀为.mdd；设计(Layout)文件，文件后缀为.mcm ；符号绘制(Symbol drawing) 文件，文件后缀为.dra。
文件后缀为.brd的文件是Allegro 的印制电路板设计文件。
它可以包含元件的布局、布线、机械加工尺寸、各类定位孔、各类禁止区域信息、装配信息等，并由它最终产生印制电路板加工所需要的各种光绘文件、钻孔文件以及各类工艺文件。
文件后缀为.mdd的文件是Allegro的模块文件，它用于建立一个可重复使用的模块，以前文件的后缀为. Module，可以通过执行modpaste命令将文件的后缀为.module改变为.mdd。
文件后缀为.mcm 的文件是Cadence 的高级封装设计系统AdvancedPackage Designer(APD)或Advanced Package Engineer(APE)保存的设计文件。
文件后缀为.dra的文件是各种格式符号文件，包括封装符号(Package symbol)、机械符号(Mechanical symbol)、格式符号(Format symbol)、形状符号(Shape symbol)和嚗光符号(Flash symbol)。
PCB设计工具：1、原理图端：Cadence Capture Concept_HDL Protel Power Logical DxDesigner2、PCB Layout：Cadence Allogro Mentor Graphics Power PCB Expedition BoardStation3、PCB仿真：Cadence SpecctraQuest Mentor Graphics Hypelynx Cadence基本的元件库：Discrete.olbMicroController.olbConector.olbGate.olbEpude708.olb // add1. 原理图设计用capture2. PCB用allegro3. 自动布线用SPECCTRACadence SPB: pcb设计系统的软件：原理图输入：capture cis & concept HDLPCB设计：PCB editorPCB库管理和设计：Part DeveloperLib explorerPCB Librarian信号分析：PCB SI(Specctraquest)SignoisePCB布线器：PCB router（specctra）模型编辑验证：Model integrityCadence allegro软件分析：Q：在ALLEGRO 里打开的BRD 里可导出组件，但是导出的组件如何加到库里？A：File-->Export-->Libraries...再将*.txt 拷到你的device 库中，*.pad 拷到pad 库中，其它的拷到你的psm 库中。