简易数字频率计--鉴定优秀
EDA简易数字频率计设计
EDA简易数字频率计设计摘要EDA（Electronic Design Automation）是电子设计自动化的缩写，是现代电子工业领域中的一种重要工具。
EDA工具可以帮助工程师完成电路设计、仿真、验证和布局等工作，从而提高设计效率和精度。
本文将介绍如何通过EDA工具设计一个简单的数字频率计。
设计原理数字频率计是一种可以实时测量电信号频率的仪器。
其工作原理是利用计数模型，通过计算信号周期数与时间，间隔测算信号频率。
本文设计的数字频率计采用2种常见的计数模型：频率分频计数和门限计数。
频率分频计数频率分频计数法是利用可编程可除模块，将输入的高频脉冲信号分频后，通过计数器来计算脉冲个数，最终计算出信号的频率。
其计数原理如下图所示：图1：频率分频计数法图1：频率分频计数法其中，n为分频系数，f为输入信号频率。
门限计数门限计数法是将输入信号经过比较门限后，产生一个矩形脉冲，再利用计数器计算脉冲个数，最终计算出信号的频率。
其计数原理如下图所示：图2：门限计数法图2：门限计数法其中，T表示输入信号周期，Δt为门限宽度。
设计流程本文采用EDA工具LTspice进行数字频率计的设计。
使用LTspice的原因是它是一款功能强大、易于学习、免费的EDA软件，广泛应用于电路设计和仿真领域。
设计流程如下：1.确定输入信号的电路参数：输入信号频率、振幅、时钟等。
2.选择计算频率的计数模型：这里采用频率分频计数和门限计数2种模型，建立计算模型电路。
3.进行仿真，测试电路的性能：可以通过分析波形图、输出计数结果等方式验证电路的正确性和有效性。
设计实例本文将以一个简单的设计实例来说明如何进行数字频率计的设计。
假设输入信号频率为1 kHz，振幅为5V，计数器工作电压为3.3V，门限计数的门限宽度为10 us，计数模型电路如下图所示：V1 IN 0 PULSE(0 5 0 10n 10n 1u 2u)R1 IN N1 50C1 N1 N2 10nD1 N2 0 DQ1 D Q3 VCC TXR2 TX N3 1megC2 N3 0 1uXU1 Q3 CLK TX DFFXU2 CLK 0 N5 D2R3 D2 N7 10kC3 N7 0 1n以上代码中，V1为输入信号源，R1和C1组成低通滤波器，滤除杂波信号，D1、Q1、R2、C2和D2构成频率分频计数器，XU1和XU2分别为D触发器和门限计数器。
频率计实验报告
简易的数字频率计实验报告逻辑与数字系统设计——实验部分作者姓名班级学号周铃美计算机0806 20083034一、实验目的1．学习数字系统设计的步骤和方法；2．学习QUARTUS II的编译环境，和VHDL编程语言；3．熟悉ALTERA公司的MAX7000S系列的使用及程序下载方法；二、实验内容本实验要求设计并实现简易的数字频率计电路，要求可以实现以下功能：(1) 频率计的频率测量范围：最低要求0~9999Hz。
(2) 闸门时间为1s，测量结果以十进制数字显示。
(3) 设计一位复位键，对频率计进行清零复位。
(4) 利用实验箱上的四个七段数码管显示频率计结果，要求显示结果稳定，无闪烁。
三、实验任务1. 设计频率计的原理图，完成频率计子模块的功能设计；2. 在QUARTUS II环境下，建立新工程文件；3. 新建VHDL文件，完成各个子模块的VHDL编程，并利用QuartusII的工具生成相应的原理图文件；4. 在QUARTUS II环境下，新建原理图文件（注意：原理图文件名应与新建的工程文件名相同），完成各个模块之间的电路连接；5. 电路的功能仿真，验证设计的正确性；6. 为电路分配输入输出引脚，生成.pof文件；6. 下载.pof文件到MAX7128SL84-15；7. 连接MAX7128SL84-15与实验箱，并利用信号发生器和示波器检验频率计是否正常工作并测试频率计的相对误差；8. 撰写实验报告。
四、实验原理4.1 Max7000S系列开发板简介MAX7000系列是高密度，高性能的CMOS CPLD，采用先进的0.8um CMOS E2PROM技术制造。
MAX7000系列提供600-5000个可用门，引线端子到引线端子的延时为6ns。
本实验选用的是MAX7000S系列的EPM7128SL84-15，芯片引脚封装图如图1所示。
图1 EPM7128SL84-15引脚封装图本实验提供的开发板如图2所示。
简易数字频率计设计 完整版
河南科技大学课程设计说明书课程名称现代电子系统设计题目简易数字频率计设计学院＿＿电信学院＿＿＿＿＿班级＿＿＿＿＿＿＿学生姓名____________________指导教师＿＿＿＿＿＿＿＿＿日期＿＿2010-01-10＿＿＿＿＿＿课程设计任务书（指导教师填写）课程设计名称现代电子系统课程设计学生姓名刘轮辉专业班级电信科071 设计题目简易数字频率计设计一、课程设计目的掌握高速AD的使用方法；掌握频率计的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。
二、设计内容、技术条件和要求设计一个具有如下功能的简易频率计。
（1）基本要求：a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。
b．测量结果直接用十进制数值显示。
c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。
d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。
e．当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。
（2）发挥部分a．修改设计，实现自动切换量程。
b．构思方案，使整形时，以实现扩宽被测信号的幅值范围。
三、时间进度安排布置课题和讲解：1天查阅资料、设计：4天实验：3天撰写报告：2天四、主要参考文献何小艇《电子系统设计》浙江大学出版社2008.1潘松黄继业《EDA技术实用教程》科学出版社2006.10指导教师签字：2009年12月14日目录一、摘要 (4)二、系统方案论证 (4)2.1频率测量方案 (5)三、数字频率频率计的基本原理 (6)四、各个模块设计 (7)4、1 A/D模数转换模块 (8)4、2 比较模块 (9)4、3 频率和占空比测量模块 (10)五、各个模块仿真波形 (12)六、心得体会 (14)七、参考文献 (15)附录一 (16)附录二 (22)一.摘要频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，频率测量在科技研究和实际应用中的作用日益重要。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
简易数字频率计
简易数字频率计引言数字频率计是一种用来测量信号频率的仪器。
在电子工程、通信工程和音频工程等领域中都有广泛的应用。
本文将介绍一个简易的数字频率计，它基于微控制器和计数器电路，能够精准地测量输入信号的频率。
设计原理该简易数字频率计的设计原理主要包括三个部分：输入电路、计数器电路和显示电路。
输入电路输入电路用于接收待测量的信号，并将其转换为微控制器可以处理的数字信号。
一般使用一个信号放大器将输入信号放大，并通过一个阻抗匹配电路将信号阻抗与测量电路相匹配。
计数器电路计数器电路是本频率计的核心部分。
它通过计数器器件来测量输入信号的周期时间，并计算出频率值。
常见的计数器器件有74HCxx系列、CD40xx系列等。
在该设计中，我们选择了74HC160 4位可编程同步二进制计数器。
显示电路显示电路用于将测量得到的频率值以可读性良好的方式展示出来。
一般使用数码管进行数字显示。
本设计中使用了共阴极的4位7段数码管，通过串口通信将测量到的频率值发送给数码管进行显示。
硬件设计硬件设计主要包括信号放大电路、计数器电路和显示电路。
信号放大电路设计信号放大电路使用了一个运放进行信号放大，具体的放大倍数可以根据实际需求进行调整。
为了防止输入信号的干扰，还可以添加一个低通滤波器来滤除高频噪声。
计数器电路设计74HC160计数器电路的设计如下： - 连接74HC160的CLK 引脚到信号输入引脚，即可通过输入信号的上升沿触发计数器的计数。
- 使用74HC160的O0～O3输出引脚接到后续的显码驱动电路。
显示电路设计数码管的控制可以使用74HC595移位寄存器进行。
通过接口电路和微控制器进行通信，将测量到的频率值发送给74HC595，然后74HC595控制数码管进行数字显示。
软件设计软件设计主要包括信号处理和数据显示。
信号处理软件部分主要是通过计数器来测量输入信号的周期时间并计算出频率值。
通过编写的程序，将计数器的数值传输给微控制器，并进行运算得到频率值。
简易数字频率计设计
.《电工与电子技术基础》课程设计报告题目简易数字频率计学院（部）汽车学院专业车辆工程班级学生姓名学号6 月23 日至6 月28日共1 周目录前言 (2)第一章技术指标 (3)1.1、主要技术指标和要求： (3)1.2、系统结构要求 (3)1.3、所用元件 (4)第二章整体方案设计思路 (5)2.1、设计思路 (5)2.2、方案讨论 (5)第三章各部分电路的设计 (7)3.1、放大整形电路 (7)3.2、闸门电路 (9)3.3、计数电路 (10)3.4、时基电路与分频电路 (10)3.5、控制电路 (11)3.6、显示电路 (13)3.7报警电路 (14)第四章电路汇总 (15)4.1、整体电路图 (15)第五章课程设计总结与体会 (16)【附录】 (17)前言【摘要】本学期我们学习了《电工学电子技术》这本书的内容，经过课堂和实验两部分的学习，对基本的模电和数电电路知识有了基本的了解掌握。
正是运用所学知识加上小组合作研究，我们在基于课本内容、考虑实际能力水平、查找资料借鉴其他设计者的成功之处，设计了“简易数字频率计”。
本设计主要综合运用运用了信号的放大整形、门电路和时序逻辑电路等多方面的知识，是对所学知识的一种实践也是一种考验。
【关键字】数字频率计计数器信号处理与控制第一章技术指标1.1、主要技术指标和要求：（1）被测信号的频率范围100Hz～10kHz；（2）输入信号为正弦信号或方波信号；（3）用四位数码管显示所测频率值，并用红、绿色发光二极管表示单位；（4）具有超量程报警功能。
1.2、系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目频率、周期或脉宽，若测量频率则进一步选择档位。
图1-1 数字频率计整体方1.3、所用元件第二章整体方案设计思路2.1、设计思路利用《电工学电子技术》所学模电和数电两部分所学知识设计思路如图图2-1 设计思路图2.2、方案讨论（1）测频法（M法）对频率为f的周期信号，测频法的实现方法，是用以标准闸门信号对被测信号的重复周期进行计数，当计数结果为N时，起频率为：f1=N1/TG，TG为标准闸门宽度，N1是计数器计出的脉冲个数。
简易数字频率计
频率计算：通过测量信号的周期或 频率，计算出数字频率值
添加标题
添加标题
添加标题
添加标题
信号处理：通过数字滤波器对采集 到的信号进行滤波，以消除噪声和 干扰
数据输出：将计算出的频率值通过 串口或其他方式输出到计算机或其 他设备
计数器和计时器的编程实现
使用计时器对计数器进行计 时，计算信号的周期
将计数器和计时器的结果通 过软件进行显示和控制
能源监测：简易数字频率计可实现对新能源发电设备的实时监测，提高能源利用效率。 环保监测：简易数字频率计可用于监测环保设备的运行状态，确保污染物排放达标。 智能电网：简易数字频率计可应用于智能电网中，实现电网的智能化管理和优化。 节能减排：简易数字频率计可帮助企业实现节能减排，降低生产成本。
简易数字频率计的技术挑战和发展方向
分析仪等。
科学实验领域： 用于各种与频率 相关的实验，如 电磁波的发射与 接收、无线电通
信等。
工业生产领域： 用于生产过程中 的各种频率测量 和控制，如电机 转速的测量和控 制、生产线上各 种设备的状态监
测等。
简易数字频率计在生物医学工程领域的应用
监测生理信号：简易数字频率计可 以用于监测人体的心电图、脑电图 等生理信号，辅助医生进行疾病诊 断和治疗。
添加标题
添加标题
添加标题
添加标题
频谱分析：对信号进行频谱分析， 了解信号的成分和特性
音频处理：用于音频信号的频率测 量和处理，如音频压缩、降噪等
简易数字频率计在通信和电子测量领域的应用
通信领域：用于 信号频率的测量， 如调频信号、调
相信号等。
电子测量领域： 用于测量电子设 备的频率特性， 如示波器、频谱
界面优化：根据实际需求对显示和控制界面进行优化，提高用户体验和操作便捷性
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
前言数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的电信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
因此它是一种测量范围较广的通用型数字仪器。
设计要求：1.被测信号的频率范围100HZ～100KH；2.输入信号为正弦信号或方波信号；3.四位数码管显示所测频率，并用发光二极管表示单位；4.具有超量程报警功能；第一章系统概述1.1基本原理数字频率计的主要功能是测量周期信号的频率。
频率是单位时间（ 1S ）内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的基本原理。
1.2系统框图系统框图：图1数字频率计框图1.3系统各部分的功能设计1.3.1波形整形电路0°图21.3.2 分频器U2A4518BD_5V1A 31B 41C 51D6EN12MR17CP11图3（a ）图3（b ）分频器的作用是为了获得 1S 的标准时间。
电路中首先用两片如图3（a ）所示的分频器对经过整形后得到的 100Hz 信号进行 100分频得到如图4（ a ）所示周期为 1S 的脉冲信号。
然后再用D 触发器如图3（b ）进行二分频得到如图4（ b ）所示占空比为 50 ％脉冲宽度为 1S 的方波信号，由此获得测量频率的基准时间。
利用此信号去打开与关闭控制门，可以获得在 1S 时间内通过控制门的被测脉冲的数目。
图4示波器输出波形1.3.3 信号放大、波形整形电路为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，使之成为能被计数器有效识别的脉冲信号。
信号放大与波形整形电路的作用即在于此。
信号放大可以采用一般的运算放大电路（如图5所示），波形整形采用555构成的施密特触发器（如图6所示）U13288RT12543图5 运算放大器 图6 由555构成的斯密特触发器图7 信号放大与波形整形电路原理图1.3.4 控制门控制门用于控制输入脉冲是否送计数器计数。
它的一个输入端接标准秒信号，一个输入端接被测脉冲。
控制门可以用与门或或门来实现。
当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。
我们的设计采用的是或门，秒信号为低电平时进行计数。
如图8所示U8A 74LS32D图8 或门作为控制门1.3.5 计数器计数器的作用是对输入脉冲计数。
根据设计要求，最高测量频率为 100kHz ，应采用6位十进制计数器。
可以选用由74161（74161是同步16位二进制加计数器，它有异步清零，同步预置数等功能。
）改装而成的10进制计数器。
U674161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2图9 计数器74161 图10 由74161连成的十进制计数器1.3.6 超量程报警器如图11所示，报警器由一个与门控制一个D 触发器和一个信号指示灯x1实现。
由于设计要求最大频率为100.0KHZ,当计数器计数输出的结果小于100.0KHZ 时，与门7409N 输出一直为低电平，报警信号灯一直处于熄灭状态；当输出结果大于100.0KHZ 时，在计数的过程中与门7409N 输出将变为高低电平交替出现，信号灯一闪一亮。
图11 超量程报警器1.3.7 寄存器在确定的时间（ 1S ）内计数器的计数结果（被测信号频率）必须经寄存后才能获得稳定的显示值。
寄存器的作用是通过触发脉冲控制，将测得的数据寄存起来，送显示译码器。
寄存器为使数据稳定，最好采用边沿触发方式的器件。
U1474175N1D 4CLK91Q 2~CLR 12D 53D 124D 13~1Q 3~2Q 63Q 10~3Q 112Q 74Q 15~4Q14图12如图12所示，在设计中我们采用了74LS175，74LS175是用四个D 触发器组成的四位寄存器，用以存储4位二进制数。
在CP 上升沿到达时1D ～4D 端状态被同时到各个触发器中，形成1Qn+1～4Qn+1状态。
RD 为异步清零控制端。
当RD=0时，不需要和CP 同步，就可完成寄存器1Q ～4Q 清零工作。
1.3.8 显示译码器与数码管显示译码器的作用是把用 BCD 码表示的10进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。
选用显示译码器时其输出方式必须与数码管匹配。
本设计中采用的是7447七段数码显示译码器以及相应的七段数码管。
显示译码器7447 如图13（a ）所示，七段译码管如图13（b ）所示，电路连接图如图14所示。
(a)(b)U257447NA 7B 1C 2D6OA 13OD 10OE 9OF 15OC 11OB 12OG14~LT 3~RBI 5~BI/RBO4图137447N图14第二章 单元电路的设计与分析在本次设计中，我的主要任务就是实现占空比为50%的方波信号，我实现它所用的电路原理图如图：0°图2-1本模块中所用芯片有：555构成的斯密特触发器、4518BD ，D —FF 。
其功能分别是：图2-1-2R7555构成的斯密特触发器:连接图如图2-1-2。
为了消除高频干扰，提高比较其参考电压的稳定性，通常将CON管脚通过0.01uf的电容接地。
施密特触发器的构成施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同化方向的输入信号，施密特触发器有不同的阀值电压。
门电路有一个阈值电压，当输入电压从低电平上升到阈值电压或从高电平下降到阈值电压时电路的状态将发生变化。
施密特触发器是一种特殊的门电路，与普通的门电路不同，施密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。
在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。
在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平的过程中使电路状态发生变化的输入电压称为负向阈值电压。
正向阈值电压与负向阈值电压之差称为回差电压。
它是一种阈值开关电路，具有突变输入——输出特性的门电路。
这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。
斯密特波形图利用施密特触发器状态转换过程中的正反馈作用，可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。
输入的信号只要幅度大于vt+，即可在施密特触发器的输出端得到同等频率的矩形脉冲信号。
555定时器555定时器是一种集成电路[如图2-1-3所示]，因集成电路内部含有三个5千欧电阻而得名利用555定时器可以构成施密特触发器、单稳态触发器和多谐振荡器。
本次设计我采用555定时器构成施密特触发器，因为它只需将2号脚和六号脚连在一起作信号的输入端，即可方便地构成施密特触发器。
图2-1-3 CB555的电路结构只要将555定时器的2号脚和6号脚接在一起，就可以构成施密特触发器。
可以简记为“二六一搭”。
如图2-1-4图2-1-4 施密特触发器连接图4518BD功能：十进制同步加/减计数器4518。
如图2-1-5图2-1-54518BD 为双BCD 加计数器，该器件由两个相同的同步4 级计数器组成。
计数器级为D 型触发器。
具有内部可交换CP 和EN 线，用于在时钟上升沿或下降加计数。
在单个单元运算中，EN 输入保持高电平，且在CP 上升沿进位。
CR线为高电平时，计数器清零。
计数器在脉动模式可级联，通过将Q3 连接至下一计数器的EN 输入端可实现级联。
同时后者的CP输入保持低电平。
将两个4518BD串联起来，可以实现对经过555触发器的输入信号的100分频。
连接图如图2-1-2所示，CP1接输入信号，CP2接D触发器的CLK输入端。
D—FF功能：电路图如图2-1-6所示。
图2-1-6为D触发器。
其功能是实现二分频。
从而输出占空比为50%的标准秒信号，然后完成计数功能CLK端接上步中的分频器的输出端，Q接控制门U8A(74LS332D)其中一个输入端。
各部分的实现结果如下图所示电源波形经555构成的斯密特触发器变形后的波形。
555构成的斯密特触发器输出的信号经过二分频得到的标准秒信号。
第三章 电路的检测方法与步骤(1) 电源测试用示波器检测产生基准时间的全波整流电路输出波形。
检验电路图如3-1-1所示，如果示波器的输出波形如图3-1-2所示。
由波形图可以证明将电源信号变为标准秒信号可以正确实现。
0°图3-1-1图3-1-2(2) 输入检测信号从被测信号输入端输入幅值在 1V 左右频率为 1.2KHz 左右的正弦信号检验电路如图3-2-1所示。
由示波器的输出波形所示可证明已经将被测信号变为方波信号。
图3-2-1图3-2-2(3) 控制门检测检测控制门 U8A(74LS32D) 输出信号波形，正常时，每间隔 1S 时间，可以在荧屏上观测到被测信号的矩形波。
如观测不到波形，则应检测控制门的两个输入端的信号是否正常 , 并通过进一步的检测找到故障电路，消除故障。
如电路正常，或消除故障后频率计仍不能正常工作，则检测计数器电路。
(4) 计数器电路的检测依次检测6 个计数器 74161 时钟端的输入波形，正常时，相邻计数器时钟端的波形频率依次相差 10 倍。
如频率关系不一致或波形不正常，则应对计数器和反馈门的各引脚电平与波形进行检测。
正常情况各电平值或波形应与电路中给出的状态一致。
通过检测与分析找出原因，消除故障。
如电路正常，或消除故障后频率计仍不能正常工作，则检测寄存器电路。
(5)寄存电路的检测依次检测 74175寄存器各引脚的电平与波形。
正常情况各电平值应与电路中给出的状态一致。
(6) 显示译码电路与数码管显示电路的检测检测显示译码器7447各控制端与电源端引脚的电平，同时检测数码管各段对应引脚的电平及公共端的电平。
通过检测与分析连接好电路。
第四章总结在数字频率计的设计当中，基本完成了设计任务书中的基本要求。
本课题用Mulitism软件设计，数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，联机比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。