数字电子技术期末考试试卷
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术-期末考试试题汇总
精品好资料——————学习推荐期末考试试题课程名称 《数字电子技术》 适用专业自动化、测控 考试时间 （ 120 ）分钟 一、 填空题（22分每空2分）1、=⊕0A A , =⊕1A A 。
2、JK 触发器的特性方程为： n n n Q K Q J Q +=+1。
3、单稳态触发器中,两个状态一个为稳态态，另一个为暂稳态态.多谐振荡器两个状态都为 暂稳态 态， 施密特触发器两个状态都为稳态 态.4、组合逻辑电路的输出仅仅只与该时刻的输入有关， 而与电路原先状态无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为0.1V 。
6、一个四选一数据选择器，其地址输入端有两个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1） Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L AC AD B A d m D C B A L ++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=3)0)(),,(__________________________________________________________________________________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）.1 1 11 1 1 AB CD00 00 01 01 1010 11 11 1 1 1 1 1 × 1 1 × × × × × AB CD 0000 01 01 10 10 11 11 11、1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）=L⊕BA2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五进制计数器五、 设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
高等专科学校《数字电子技术》期末考试试卷及参考答案
高等专科学校期末考试试卷及参考答案考试科目：《数字电子技术》考试时间：XXX班级：姓名：学号：注意事项：1. 考前请将密封线内填写清楚；2. 所有答案请直接答在试卷上；3．考试形式：闭卷；题号一二三四五总分得分评卷人一.选择题.(每题2分,共20分. 每小题只有一个答案)题号 1 2 3 4 5 6 7 8 9 10答案1).8421BCD码100100110100对应的十进制数是:（*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项?（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简）4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器?（** 知识点：主从结构触发器的动作特点）(A)TTL 主从(B)边沿(C)维持阻塞(D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数)6)为构成1024×4的RAM, 需要多少片256×1的RAM?（** 知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器(B)单稳态触发器(C)施密特触发器(D)石英晶体多谐振荡器8)若将一个频率为10KH Z的矩形波变换成一个1KH Z的矩形波, 应采用什么电路?（** 知识点：计数器的分频功能）(A)T'触发器 (B)十进制计数器(C)环形计数器(D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为0.02V, 当输入代码为01001100时, 输出电压V O为多少伏?（** 知识点：D/A转换器）(A)0.76V (B)3.04V (C)1.40V (D)1.52V10) 对于TTL门电路来说，下列各图哪个是正确的?( *** 知识点：TTL门电路)二.分析题.1.逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（** 知识点：移位寄存器）(1)试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2)说明电路的逻辑功能.2.由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（**** 知识点： 555定时器）(1)该电路的暂稳态持续时间two=?(2)根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的V C和V O波形.555定时器功能表4脚6脚2脚3脚7脚0 ××0 导通1 >2/3V CC>1/3V CC0 导通1 <2/3V CC>1/3V CC不变不变1 <2/3V CC<1/3V CC 1 截止1 >2/3V CC<1/3V CC 1 截止三.设计题:1.已知函数, 试用以下几种组件实现电路(15分)（*** 知识点：用MSI进行组合逻辑电路的设计）(1)八选一数据选择器(2)四线-十六线译码器和多输入端与非门.2。
数电期末试卷与答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） (第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数YABC 的两种标准形式分别为（）、（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8 位 D/A 转换器当输入数字量10000000 为 5v。
若只有最低位为高电平，则输出电压为（） v；当输入为 10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。
（8 分）BC六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图 5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。
《数字电子技术》期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术期末考试试题含答案
.《数字电子技术》考试一试卷（第一套）课程号2904025035考试时间100分钟合用专业年级（方向）：应用物理、电信科技2010级考试方式及要求：闭卷笔试题号一二三四五六七总分得分阅卷人(注：集成电路CD4532、74HC138、74HC151的功能见附表)一、填空题（共28分）1、（2分）（）H＝（）D＝（）8421BCD。
2、（2分）逻辑函数L=+A+B+C+D=（1）。
3、（2分）由传输门组成的电路以以下图所示，当A=0时，输出L=B。
4、（2分）三态门可能输出的三种状态是低电平、高电平易高阻态_。
5、（3分）A/D变换器一般要经过_采样__、保持、量化和__编码__这4个步骤，A/D变换器的变换速度主要取决于变换种类。
对双积分型A/D变换器、并行比较型A/D变换器和逐次比较型A/D变换器的相对速度进行比较，变换速度最快的是_并行比较型A/D变换器__。
.西南石油大学试卷第2页共11页6、（2分）集成优先编码器CD4532（功能表见后）正常接电源和地，且 待编码信号输入端I 0 2 6 7，输入使能端 EI=1 ，其他输入端为 ， =I =I =I =10 其输出Y 21Y 0为 111。
Y7、（3分）集成数据选择器74HC151组成的电路以以下图所示，则其输出Y=ABCABCABC 。
（注：不需化简）Y0 ABE YS2S174HC151CS0D0D1 D2D3D4 D5D6D70 18、（3分）某PLA 电路以以下图所示，其输出逻辑函数表达式 X=ABC A BC A BC 。
ABC×× ×× ×× × ×××× ×××××××X Y9、（2分）某单极性输出的 8位D/A 变换器正常工作，当输入数字量为 （10101010）B 时，其输出电压为，当输入数字量为（10101100） 时，其输出电压为V 。
《数字电子技术》期末考试试卷附答案
《数字电子技术》期末考试试卷附答案一、填空题（共10空，每空3分，共30分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题 (选择一个正确的答案填入括号内，每题4分，共40分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A.通过大电阻接地（>1.5KΩ） B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
A. 并行A/D转换器 B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A. 10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、分析下列电路。
（30分）1、写出如图1所示电路的真值表及最简逻辑表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
09级2011年数字电子技术考试试卷开课学院：通信工程学院一、填空题：（每空1分，共14分）1、数制转换：，。
2、若A/D转换器（包括取样—保持电路）输入模拟电压信号的最高变化频率为10kHZ，则取样频率的下限为（）。
3、正数的补码和它的（）相同，负数的补码可通过将（）得到。
4、试列出3种输出端可以并联使用的门电路：（）、（）、（）。
5、（）和（）是构成各种复杂数字系统的基本逻辑单元。
6、（）和（）是衡量A/D转换器和D/A转换器性能优劣的主要标志。
二、化简题：（每小题6分，共12分）（1）、用逻辑函数公式某法证明:B’CD’+BC’D+ACD+A’BC’D’+A’B’CD+BC’D’+BCD=B’C+BC’+CD。
（2）、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简：。
三、由与非门构成的某表决电路如图1所示，其中ABCD表示4个人，L=1时表示决议通过。
（共10分）（1）试分析电路，说明决议通过的情况有几种。
（2）分析ABCD四个人中，谁的权利最大。
图1四、某逻辑函数的真值表如表1.2所示，试将74HC153扩展为8选1数据选择器，再实现该逻辑函数。
74HC153的功能与逻辑符号分别见表1.1和图2。
（共15分）五、已知74LS138的逻辑符号见图3，逻辑功能见表2.试画出用两片74LS138组成4线-16线译码器的接线图，并说明设计原理。
（共10分）图3表2、74LS138功能表使能端选择输入端输出端S1 A2 A1 A0× 1 0 ×××××××1 1 1 1 1 1 1 11 1 1 1 1 1 1 11 0 1 0 1 0 0 0 00 0 10 1 00 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 0 1 0 1 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0六、分析图4给出的电路，说明这是多少进制的计数器。
要求有分析过程。
提示：74160是十进制加减计数器，并步清零，同步置数。
（共10分）图4七、图5是一个NE555定时器的应用电路。
（1）、指出电路名称；（2）、计算相关参数。
（共7分）图5八、RAM2114（1k×4）组成图6所示电路。
图中74LS138的功能表见题五表2。
（共10分）（1）、确定图示电路内存单元的容量是多少？若要实现2k×8的内存，需要多少片2114芯片？（2）、写出2114-1至2114-3的地址范围（用十六进制表示）。
图6九、试用JK-FE设计一个同步余3循环码十进制减法计数器，其状态转换图如图7所示。
（共12分）图7《数字电子技术》考试试卷（第二套）课程号考试时间 12分钟一、填空题（共30分）1、（2分）已知带符号二进制数A=（+1011000）B ，则该数用原码表示为A 原= 01011000 ，反码表示为A 反= 。
2、（2分）(76)D =（ ）B = （ 4C ）H 。
3、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。
4、（2分）在如图所示OD 门构成的电路中，输出函数Z=。
适用专业年级（方向）： 电子技术、通信工程2005级考试方式及要求：闭卷笔试题 号 一二三四 五 六 七 总分 得 分 阅卷人5、（4分）下图所示逻辑电路的输出逻辑函数表达式F=。
6、（3分）8选1数据选择器74HC151各输入端信号如下图所示，其输出F= 1 。
7、（3分）8位倒T型电阻网络D/A转换器，当电路输入的数字量为80HFCBA && ≥1&1时，输出电压=4V ，则当输入的数字量为110000 时，输出电压=1.5V。
8、（3分）A/D转换器一般要经过取样、保持、量化和编码这4个转换过程，取样时要满足取样定理，即。
9、（4分）实现两个二位二进制相加的加法器，所需ROM的容量至少为48 ，该ROM有 4 条地址线， 3 条数据线。
10、（3分）一个存储容量为4K×4的存储器有214个存储单元，若用该存储器构成32K×8的存储系统，则需16片4K×4的存储器。
11、（2分）用n个触发器组成的计数器，其最大计数模是。
二、用卡诺图法将下列逻辑函数化简为最简与或式（10分）解：最简与或式三、（6分）时序电路及输入波形如图所示，写出其激励方程和状态方程，并画出输出Q端的波形。
设触发器初态为“0”。
CDAB00 01 11 100001 1 1 111 1 1 1 110解：激励方程状态方程Q端的波形如上图所示。
四、（16分）设计一个三输入的组合逻辑电路，当输入的二进制码小于5时，输出为0，大于等于5时，输出为1。
要求：（1）列出真值表；（2）写出逻辑函数的最简与或式；（3）用非门和与非门实现该电路；（4）用74HC138实现该电路。
解：（1）真值表:设输入A、B、C，输出FA B C F000 000 1 0010 001 1 0100 010 1 1110 111 1 1（2）逻辑函数的最简与或式；（3）用非门和与非门实现用非门和与非门实现该电路的逻辑图如下图（a）所示（4）用74HC138实现A、B、C从A2、A1、A0输入，令用74HC138实现该电路的逻辑图见下图（b）图（a）图（b）五、（20分）分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图，并说明电路实现的逻辑功能。
解：激励方程J0=K0=1J1=K1=A Q0输出方程状态方程状态转换表状态转换图功能：该电路是一个同步可逆2位二进制（模4）计数器。
A=0时，加计数，Z上升沿触发进位，A=1时，减计数器，Z下降沿触发借位。
六、（10分）4位同步二进制加法计数器74LVC161构成如图所示电路。
试分析该电路，画出它的状态图，说明它是多少进制计数器。
解：电路在时产生零信号，使异步清零端为零。
故该电路为用74HTC161构成的同步十三进制计数器,其状态图如下图所示。
七、（8分）请绘制由555定时器构成的施密特触发器的电路图。
若输入U i的波形如下图所示，又知V CC=15V，5脚不外加控制电压。
求正向閾值电压V T+ ，负向閾值电压V T- ，并画出该电路输出Uo的波形。
555定时器的符号解：555定时器构成的施密特触发器的电路及输出Uo的波形如下图。
附表附表1：集成数据选择器74HC151的功能表输入 输出使能选择S2 S1 S0 Y H ╳ ╳ ╳ L HL L L LD0L L L H D1 L L H L D2 L L H H D3 L H L L D4 L H L H D5 L H H L D6 LH H HD7附表2 集成译码器74138的功能表输 入输 出123 E E EA 2 A 1 A 076543210 Y Y Y Y Y Y Y Y× H × × × H L × × H L L H L L H L L H L L H L L H L L H L L H L L× × × × × × × × × L L L L L H L H L L H H H L L H L H H H L H H HH H H H H H H H H H H H H H H H H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L附表3 集成同步四位二进制加计数器74HTC161的功能表输 入输 出清零预置使能时钟预置数据输入Q 3Q2Q1Q0进位CEP CET CP D3 D2 D1 D0 TC L ××××××××L L L L LH L ××↑D3*D2*D1*D0*D3 D2 D1 D0 #H H L ××××××保持#H H H L ×××××保持LH H H H ↑××××计数#注：D N*表示CP 脉冲上升沿之前瞬间D N的电平，#表示只有当CET为高电平且计数器状态为HHHH时输出为高电平，其余均为低电平。
附表4 555定时器的功能表输入输出阈值输入（6脚）触发输入（2脚）复位（4脚）输出（3脚）放电管T × ×0 0 导通＜＜ 1 1 截止＞＞ 1 0 导通＜＞ 1 不变不变重庆大学数字电子技术课程试卷（2010）开课学院：通信工程学院期末考试试题课程名称《数字电子技术》适用专业：电子信息工程、通信工程考试时间（120 ）分钟一、填空题（22分每空2分）1、, 。
2、JK触发器的特性方程为：。
3、单稳态触发器中,两个状态一个为态，另一个为态.多谐振荡器两个状态都为态，施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的有关，而与无关。
5、某数/模转换器的输入为8位二进制数字信号（D7~D0），输出为0~25.5V的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。
6、一个四选一数据选择器，其地址输入端有个。
二、化简题（15分每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1） Y（A,B,C,D）=∑m（0,1,2,3,4,5,6,7,13,15）2）利用代数法化简逻辑函数，必须写出化简过程3)三、画图题(10分每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）.1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。