数字电子技术期末考试试卷

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

09级2011年数字电子技术考试试卷

开课学院:通信工程学院

一、填空题:(每空1分,共14分)

1、数制转换:,。

2、若A/D转换器(包括取样—保持电路)输入模拟电压信号的最高变化频率为10kHZ,则取样频率的下限为()。

3、正数的补码和它的()相同,负数的补码可通过将(

)得到。

4、试列出3种输出端可以并联使用的门电路:()、()、()。

5、()和()是构成各种复杂数字系统的基本逻辑单元。

6、()和()是衡量A/D转换器和D/A转换器性能优劣的主要标志。

二、化简题:(每小题6分,共12分)

(1)、用逻辑函数公式某法证明:

B’CD’+BC’D+ACD+A’BC’D’+A’B’CD+BC’D’+BCD=B’C+BC’+CD。

(2)、试用卡诺图法化简下式,要求画出卡诺图,并勾圈化简:。

三、由与非门构成的某表决电路如图1所示,其中ABCD表示4个人,L=1时表示决议通过。(共10分)

(1)试分析电路,说明决议通过的情况有几种。

(2)分析ABCD四个人中,谁的权利最大。

图1

四、某逻辑函数的真值表如表1.2所示,试将74HC153扩展为8选1数据选择器,再实现该逻辑函数。74HC153的功能与逻辑符号分别见表1.1和图2。(共15分)

五、已知74LS138的逻辑符号见图3,逻辑功能见表2.试画出用两片74LS138组成4线-16线译码器的接线图,并说明设计原理。(共10分)

图3

表2、74LS138功能表

使能端选择输入端输出端

S1 A2 A1 A0

× 1 0 ××××

×××

1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1

1 0 1 0 1 0 0 0 0

0 0 1

0 1 0

0 1 1 1 1 1 1 1

1 0 1 1 1 1 1 1

1 1 0 1 1 1 1 1

1 0 1 0 1 0 1 0 1 0 0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

1 1 1 0 1 1 1 1

1 1 1 1 0 1 1 1

1 1 1 1 1 0 1 1

1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 0

六、分析图4给出的电路,说明这是多少进制的计数器。要求有分析过程。提示:74160是十进制加减计数器,并步清零,同步置数。(共10分)

图4

七、图5是一个NE555定时器的应用电路。

(1)、指出电路名称;(2)、计算相关参数。(共7分)

图5

八、RAM2114(1k×4)组成图6所示电路。图中74LS138的功能表见题五表2。(共10分)

(1)、确定图示电路内存单元的容量是多少?若要实现2k×8的内存,需要多少片2114芯片?

(2)、写出2114-1至2114-3的地址范围(用十六进制表示)。

图6

九、试用JK-FE设计一个同步余3循环码十进制减法计数器,其状态转换图如图7所示。(共12分)

图7

《数字电子技术》考试试卷(第二套)

课程号

考试时间 12

分钟

一、填空题(共30分)

1、(2分)已知带符号二进制数A=(+1011000)B ,则该数用原码表示为A 原= 01011000 ,反码表示为A 反= 。

2、(2分)(76)D =( )B = ( 4C )H 。

3、(2分)三态门可能输出的三种状态是低电平、高电平和高阻态_。

4、(2分)在如图所示OD 门构成的电路中,输出函数Z=

适用专业年级(方向): 电子技术、通信工程2005级

考试方式及要求:

闭卷笔试

题 号 一

四 五 六 七 总分 得 分 阅卷人

5、(4分)下图所示逻辑电路的输出逻辑函数表达式F=。

6、(3分)8选1数据选择器74HC151各输入端信号如下图所示,其输出

F= 1 。

7、(3分)8位倒T型电阻网络D/A转换器,当电路输入的数字量为80H

F

C

B

A &

& ≥1

&

1

时,输出电压=4V ,则当输入的数字量为110000 时,输出电压=1.5V。

8、(3分)A/D转换器一般要经过取样、保持、量化和编码这4个转

换过程,取样时要满足取样定理,即。

9、(4分)实现两个二位二进制相加的加法器,所需ROM的容量至少为48 ,该ROM有 4 条地址线, 3 条数据线。10、(3分)一个存储容量为4K×4的存储器有214

个存储单元,若用该存储器构成32K×8的存储系统,则需16

片4K×4的存储器。

11、(2分)用n个触发器组成的计数器,其最大计数模是。

二、用卡诺图法将下列逻辑函数化简为最简与或式(10分)解:

最简与或式

三、(6分)时序电路及输入波形如图所示,写出其激励方程

和状态方程,并画出输出Q端的波形。设触发器初态为“0”。

CD

AB

00 01 11 10

00

01 1 1 1

11 1 1 1 1

10

相关文档
最新文档