二级运算放大电路版图设计

1前言12二级运算放大器电路 12.1电路结构 12.2设计指标 23 Cadence仿真软件 33.1 schematic原理图绘制 33.2 生成测试电路 33.3 电路的仿真与分析 43.1.1直流仿真 43.1.2交流仿真 43.4 版图绘制 53.4.1差分对版图设计 63.4.2电流源版图设计 73.4.3负载MOS管版图设计 73.5 DRC & LVS版图验证 83.5.1 DRC验证 83.5.2 LVS验证 8 4结论 95参考文献 9本文利用cadence软件简述了二级运算放大器的电路仿真和版图设计。

以传统的二级运算放大器为例，在ADE电路仿真中实现0.16umCMOS工艺，输入直流电源为5v，直流电流源范围27~50uA,根据电路知识，设置各个MOS管合适的宽长比，调节弥勒电容的大小，进入stectre仿真使运放增益达到40db，截止带宽达到80MHz和相位裕度至少为60。

版图设计要求DRC验证0错误，LVS验证使电路图与提取的版图相匹配，观看输出报告，要求验证比对结果一一对应。

关键词：cadence仿真，设计指标，版图验证。

AbstractIn this paper, the circuit simulation and layout design of two stage operational amplifier are briefly described by using cadence software. In the traditional two stage operational amplifier as an example, the realization of 0.16umCMOS technology in ADE circuit simulation, the input DC power supply 5V DC current source 27~50uA, according to the circuit knowledge, set up each MOS tube suitable ratio of width and length, the size of the capacitor into the regulation of Maitreya, the simulation of stectre amplifier gain reaches 40dB, the cut-off bandwidth reaches 80MHz and the phase margin of at least 60.. The layout design requires DRC to verify 0 errors, and LVS validation makes the circuit map matching the extracted layout, viewing the output report, and requiring verification to verify the comparison results one by one.Key words: cadence simulation, design index, layout verification.1前言近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。

希望用以代替设计师的一部分劳动。

但这并不适用于模拟电路设计。

较复杂的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。

因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。

人工设计得到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应用。

我们这次做的仅是基本方法，对于比较复杂的电路版图设计则不仅需要很多诸如图论在内的数据结构算法的知识应用，而且多年的电路版图设计经验也同样是非常重要的。

2二级运算放大器电路运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。

各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。

运算放大器的设计可以分为两个较为独立的两个步骤。

第一步是选择或搭建运放的基本结构，绘出电路结构草图。

一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。

为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。

然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。

2.1 电路结构传统的二级运算放大电路的结构主要包括四部分：第一级输入级放大电路，第二级放大电路，偏置电路和相位补偿电路。

电路图如图2.1所示。

图2.1 二级运算放大器电路2.2 设计指标表1.1 二级运算放大器设计指标 （1）电压放大倍数二级运算放大器相比于共源共栅运放最大的优势就是既能提供高增益，又能提供打的摆幅。

根据电路知识，我们可求得第一级和第二级增益，而电路的整体增益是两部分增益相乘的结果。

由此可知，二级运算放大器可以提供高的增益。

)()(27666766242514211λλλλ+-=+-=+-=+-=I g g g g A I g g g g A m ds ds m V m ds ds m V 第二级增益：第一级增益： （2）单位增益带宽（GWB ）单位增益带宽是指运放增益为1时，电路所输入信号的频率，这是电路所能正常工作的最大频率，它是运放重要的指标之一，其中角频率的表示方法如下：Cc GB m 1g =单位增益带宽： （3）相位裕度电路有至少四个极点和两个零点，假定 z2、p3、p4 以及其它寄生极点都远大于 GBW ，若不考虑零点z1，仅考虑第二极点p2，那么这是一个典型的两极点决定的系统。

为保证系统稳定，通常要求有 63°左右的相位裕度，即保持频率阶跃响应的最大平坦度以及较短的时间响应。

但在考虑 z1之后， 这个右半平面 （RHP ） 的零点在相位域上相当于左半平面 （LHP ）的极点，所以相位裕度会得到恶化。

同时如果为了将两个极点分离程度增大，则补偿电容Cc 就要增大，这也会使得零点减小，进一步牺牲相位裕度。

（4）最终设计参数：m1 pmos w=32u l=1.6um2 pmos w=32u l=1.6um3 nmos w=4u l=1.6um4 nmos w=4u l=1.6um5 pmos w=32u l=1.6um6 pmos w=32u l=1.6um7 pmos w=20u l=1.6um8 nmos w=8u l=1.6uC 0.15PFR1 0.1k直流电源 5v交流电压源 1v静态电压源 2.5v直流电流源 35uA3 cadence软件仿真3.1 schematic原理图绘制根据上述设计好的指标，在schemetic中绘制电路图，其中一点值得注意的是这里所用到的MOS管宽长都比较大，所以采用将各个管拆分成多个管并联的方式进行电路图绘制，这样还能减少栅极上的寄生电阻。

电路图检测没有错误后，然后生成符号，如图 3.2所示。

图3.1 二级运算放大电路schematic原理图图3.2 二级运算放大器生成符号3.2 生成测试电路仿真的电路图连接方式有两种，一种是利用上述电路检查并保存后建立symbol模型，在此模型的基础上进行直流电源，直流电流源以及交流源的连接如图。

另一种可以直接在电路图的基础上添加激励源然后进行仿真；两种连接方式如下图。

图3.3 二级运算放大电路生成测试图（1）图3.4 二级运算放大电路生成测（2）3.3 电路的仿真与分析对于模拟设计环境ADE 来说，默认的仿真器是 spectre ，这里直接采用 spectre 对设计进行仿真和分析。

3.3.1直流仿真为了让运放正常工作，保证8个MOS 管工作饱和区，要求VTH VGS VDS ->，同时过驱动电压不能太大，否则沟道长度调制效应明显，而且输出摆幅受到限制。

其仿真报告如下：图3.5 直流仿真 图3.6 仿真报告 通过一一验证检查，报告结果显示8个管子均处于饱和状态，这说明二级运算放大器可以正常放大工作，在此基础上接下来可以进行交流仿真的工作。

3.3.2交流仿真根据增益的基本公式inout v V V A =，要想观察二级运放的增益特性曲线，我们可以使输入交流电压为1V ，通过交流仿真得到输出电压与频率的关系曲线，那么该曲线就是我们想 要的增益特性曲线。

图像如图所示：图3.7为二级运算放大器的增益仿真，运放增益达到40db ，截止频率接近80MHz ，这一结果符合题目要求。

图3.8为二级运算放大器的相位仿真，通常相位裕度达到60度时，电路比较稳定，由于各种原因，本次实验结果中显示在频率接近80MHz ，相位并未 达到60度。

图3.7 增益仿真图3.8 相位仿真3.4 版图绘制在二级运算放大器中，我们要求输出差分对管m1和m2对称，电流源m5、m6和m7对称，有源负载m3和m4对称，其中的电阻和电容不要求对称性，而且对电容的上下极板的接法没有要求。

图3.9是二级运算放大器的整体版图设计，因为考虑到LVS验证并不比对各个MOS管的宽长比，所以本次版图每个MOS管的宽长比并没有与电路图MOS管一一对应。

本次版图设计我们主要考虑的是MOS管的对称性，所以对各个部分的MOS管的对称问题上进行了详细的说明。

图3.9 二级运算放大器版图绘制3.4.1差分对版图设计设计规则：（1）为了保证差分对管m1和m2的对称性，采用共质心设计将m1拆分成m1a和m1b，将m2拆分成m2a和m2b，交叉放置。

（2）如果输入管宽长比较大，将m1a、m1b、m2a和m2b管拆分成多个管并联的方式，还能减少栅极上的寄生电阻。

（3）差分对管m1和m2为PMOS管，为保证两个管良好的对称性，最后在周围布上一圈N阱接触。

（4）为提高差分对管m1和m2结构的匹配性，差分对管端的连线尽量在m1和m2之间通过。

（5）为了保证运算放大器的对称性，运算放大器中所有晶体管的栅极都要朝着同一个方向。

（6）输入引线一定要尽量短，而且尽量用最上级层金属设计，且输入输出引线尽量远离尽量不要交叉。

图3.10 差分对版图设计3.4.2电流源版图设计二级运放电器的电流源由m5、m6和去m7构成，由于一般电流源要求几个MOS管之间的对称，因此一般采用叉指结构实现，假设电流源m6、m5和去m7 的宽长的比例为1:2:4，将3个MOS拆分，也是重点考虑m5和m7管的对称性的高优先级，将m5和m7管利用叉指结构方式设计，属于高度对称版图设计。