第三章 - 双极型集成电路的工艺与版图设计

图3.11 纵向pnp管
王向展
2015年5月31日11时32分
20
集成电路原理与设计
主要特点： • 纵向pnp管的C区为整个电路的公共衬底，直流接最负电位， 交流接地。使用范围有限，只能用作集电极接最负电位的射极 跟随器。 • 晶体管作用发生在纵向，各结面较平坦，发射区面积可以做 得较大，工作电流比横向pnp大。 • 衬底作集电区，不存在有源寄生效应，故可以不用埋层。 • 外延层作基区，基区宽度较大，且硼扩散p型发射区的方块 电阻较大，因此基区输运系数和发射效率较低，电流增益较低。 • 一般外延层电阻率epi较大，使基区串联电阻较大。可采取E、 B短接的方式，使外基区电阻=0，同时减小了自偏置效应，抑 制趋边效应，改善电流特性；还有助于减少表面复合的影响， 提高电流增益。 王向展
王向展 2015年5月31日11时32分 18
集成电路原理与设计
• 发生大注入时的临界电流小 a. 横向pnp的基区宽度大，外延层Nepi低，空穴扩散系数低。
• 击穿电压主要取决于CE之间的穿通。提高击穿电压与增大电
流增益是矛盾的。
王向展
2015年5月31日11时32分
19
集成电路原理与设计
3.5.2 纵向pnp管(衬底pnp晶体管)
目的是使做在不同隔离 区的元件实现电隔离。 • 为降低集电极串联电阻rCS， 在P型衬底与n型外延之间 加一道n+埋层，提供IC的 低阻通路。 • 集电极接触区加磷穿透扩 散（应在基区扩散之前进 行） • 可采用对通隔离技术 图3.1 IC的结构 (a) 半导体IC (b) 混合IC (c) 等效电路
集成电路原理与设计
六种集成二极管的特性比较
王向展
2015年5月31日11时32分
15
集成电路原理与设计
二极管接法的选择由电路对正向压降、动态电阻、电容、 存储时间和击穿电压的不同要求来决定。其中，最常用的有两 种： • BC结短接二极管，因为没有寄生PNP效应，且存储时间最 短，正向压降低，故一般DTL逻辑的输入端的门二极管都 采用此接法。 • 单独的BC结二极管，因为不需要发射结，所以面积可作得 很小，正向压降也低，且击穿电压高。
王向展 2015年5月31日11时32分 5
集成电路原理与设计
3.1.2 等平面隔离技术
利用Si的局部氧化 LOCOS工艺实现pn结 – 介 质混合隔离技术，有利于 缩小管芯面积和减小寄生 电容。
图3.3 等平面隔离工艺制成的晶体管剖面图和版图
王向展 2015年5月31日11时32分 6
集成电路原理与设计
集成电路原理与设计
第三章 双极型集成电路的工艺与版图设计
§ 3.1 双极型IC的隔离技术
3.1.1 pn结隔离技术
3.1.2 等平面隔离技术
§ 3.2 双极型晶体管制造工艺
3.2.1 泡发射极工艺 3.2.2 等平面II工艺
§ 3.3 集成npn管的版图设计
3.3.1 集成npn管电极配置 3.3.2 典型的晶体管版图图形
王向展
2015年5月31日11时32分
2
集成电路原理与设计
本章重点
1、双极集成电路的寄生效应 2、TTL、S/LSTTL、AS/ALSTTL、ECL电路的 电路结构，工作原理和特点的分析与比较。
王向展
2015年5月31日11时32分
3
集成电路原理与设计
§ 3.1 双极型IC的隔离技术
3.1.1 pn结隔离技术
2015年5月31日11时32分 21
集成电路原理与设计
提高衬底pnp管电流增益的措施 • 降低基区材料缺陷，减少复合中心数目，提高基区少子寿命。 • 适当减薄基区宽度，采用薄外延材料。但同时应注意，一般 衬底pnp管与普通的npn管做在同一芯片上，pnp基区对应npn管 的集电区，外延过薄，将导致npn管集电区在较低反向集电结 偏压下完全耗尽而穿通。 • 适当提高外延层电阻率，降低发射区硼扩散薄层电阻，以提 高发射结注入效率。 • 在衬底和外延层之间加p+埋层，形成少子加速场，增加值。 注意在纵向pnp管中不能加n+埋层，这样将形成少子减速场， 降低值。
王向展 2015年5月31日11时32分 11
集成电路原理与设计
双基极条图形 是IC中常用的一种图形，允许通过更大的电流，其面积 比单基极条稍大，所以特征频率稍低；但基极电阻为单基极 条的一半，其最高振荡频率比单基极条的高。 型和型集电极图形 增大了集电极面积，其主要特点是集电极串联电阻小， 饱和压降低，可通过较大的电流，一般作输出管。 双极型功率管的版图图形 采用了梳状发射极和基极结构，增宽了电流通路的截面 积，允许通过更大的电流，发射区采用狭长条以减小趋边 （集边）效应。
王向展 2015年5月31日11时32分 22
集成电路原理与设计
§3.6 双极型IC对材料、工艺的要求 § 3.7 双极工艺版图设计的一般规则 § 3.8 微电子集成电路的可测性设计
见教材第404-405页。 见教材第355-357页。 见教材第1-5页。
王向展
2015年5月31日11时32分
23
图3.8 集成二极管的构成方式
王向展
2015年5月31日11时32分
13
集成电路原理与设计
3.4.2 集成二极管的剖面示意图
图3.9 集成二极管的剖面图 (a) Vcb=0 (b) Ic=0 (c) Vcc=0 (d) Veb=0 (e) Ie=0 (f) 单独BC结
王向展 2015年5月31日11时32分 14
§ 3.4 双极IC中的集成二极管
3.4.1 集成二极管的构成方式 3.4.2 集成二极管的剖面示意图
王向展 2015年5月31日11时32分 1
集成电路原理与设计
§ 3.5 横向pnp、纵向pnp晶体管的结构与特点
3.5.1 横向pnp晶体管 3.5.2 纵向pnp管（衬底pnp晶体管）
§ 3.6 双极型IC对材料、工艺的要求 § 3.7 双极工艺版图设计的一般规则 § 3.8 微电子集成电路的可测性设计
王向展 2015年5月31日11时32分 4
集成电路原理与设计
对通隔离技术
在n+埋层扩散后，先进行p+浓硼下隔离扩散，去除氧化层 后，生长n型外延，然后在进行p+浓硼上隔离扩散的同时，做 纵向pnp管的发射区扩散，这样可缩短扩散时间，使横向扩散 尺寸大为降低，节省了芯片面积。
图3.2 对通隔离技术示意图
图3.7 功率管的图形
王向展 2015年5月31日11时32分 12
集成电路原理与设计
§ 3.4 双极型IC中的集成二极管
在IC中，集成二极管的结构除单独的BC结外，通常由晶 体管的不同连接方式而构成多种形式，并不增加IC工序，而 且可以使二极管的特性多样化，以满足不同电路的需要。
3.4.1 集成二极管的构成方式
王向展
2015年5月31日11时32分
16
集成电路原理与设计
§ 3.5 横向pnp、纵向pnp晶体管的结构与特点 3.5.1 横向pnp晶体管
图3.10 横向pnp管
王向展
2015年5月31日11时32分
17
集成电路原理与设计
主要特点： • BVEBO高，主要是由于xjc深，epi高之故。 • 电流放大系数小，主要原因： a. 由于工艺限制，基区宽度不可能太小。 b. 纵向寄生pnp管将分掉部分的发射区注入电流，只有侧壁 注入的载流子才对横向pnp管的 有贡献。 c. 基区均匀掺杂，无内建加速电场，主要是扩散运动。 d. 表面迁移率低于体内迁移率。 e. 基区的表面复合作用。 • 频率响应差 a. 平均有效基区宽度大，基区渡越时间长。 b. 空穴的扩散系数仅为电子的1/3。
§ 3.2 双极型晶体管制造工艺
图3.4 双极晶体管制造工艺演变 (a) 平面工艺 (b) 泡发射极工艺 (c) 等平面工艺 (d) 第二代等平面工艺
王向展 2015年5月31日11时32分 7
集成电路原理与设计
3.2.1 泡发射极工艺
在发射区扩散后，用1%的HF酸“泡”（漂洗）出发射区 扩散窗口（包括发射极接触孔），此窗口即为E极接触孔，晶 体管尺寸减小，进而CBC、CBE，可与浅结工艺配合制出高 速、高集成度的IC。但由于Al在Si中的“渗透”较强，易造 成EB结短路，因此需采用新的多层金属化系统。 发射极工艺的原理 利用1%HF酸对PSG的腐蚀速度5nm/s，而对SiO2的为 0.125nm/s，1分钟可将300nm的PSG漂尽，而SiO2只去掉 7.5nm，因此E极窗口被“泡”出后，周围的SiO2腐蚀很少。
王向展
2015年5月31日11时32分
8
集成电路原理与设计
3.2.2 第二代等平面工艺
在等平面I工艺的基础上，将发射极与介质隔离墙相接， 使得器件尺寸和寄生电容，这主要是因为在掩模版和硅片 上刻制长而窄的矩形比刻一个宽度相同但短的矩形容易得多。 所以，等平面II工艺的发射区比等平面I的小，其CBE也小。其 集电区面积比泡发射极工艺小70%以上，比第一代等平面工 艺小40%以上。
王向展
2015年5月31日11时32分
9
集成电路原理与设计
§ 3.3 集成npn管的版图设计
3.3.1 集成npn管电极配置
图3.5 集成npn管电极配置实例
王向展 2015年5月31日11时32分 10
集成电路原理与设计
3.3.2 典型的晶体管版图图形
图3.6 典型晶体管图形 (a) 双基极条管 (b) П 型集电极管(c) Γ 型集电极管Baidu Nhomakorabea