数字电子技术基础复习题
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，下列哪个器件不是基本逻辑门？A. 与门B. 或门C. 非门D. 三极管答案：D2. 二进制数1011转换为十进制数是多少？A. 8B. 9C. 11D. 13答案：C3. 触发器的输出状态由什么决定？A. 输入信号B. 时钟信号C. 触发器的当前状态D. 以上都是答案：D4. 下列哪个不是数字电路的优点？A. 高抗干扰性B. 易于集成C. 功耗大D. 逻辑功能明确答案：C5. 在数字电路中，一个D触发器有几个输入端？A. 1B. 2C. 3D. 4答案：B6. 异步计数器和同步计数器的主要区别是什么？A. 异步计数器的输出端数量不同B. 异步计数器的触发器时钟信号不同C. 异步计数器的触发器时钟信号相同D. 异步计数器的触发器时钟信号不同答案：D7. 下列哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 门电路答案：D8. 在数字电路中，一个四位二进制计数器可以产生多少个不同的状态？A. 8B. 16C. 32D. 64答案：B9. 逻辑门电路中的输入信号和输出信号之间的关系是什么？A. 线性关系B. 非线性关系C. 指数关系D. 逻辑关系答案：D10. 一个简单的RS触发器由几个基本逻辑门构成？A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常表示为电压______，逻辑“1”通常表示为电压______。
答案：低电平，高电平2. 一个完整的触发器由两个______门和一个______门构成。
答案：与非，或非3. 在数字电路中，一个______触发器可以存储1位二进制信息。
答案：D4. 一个8位二进制寄存器可以存储的最大十进制数是______。
答案：2555. 在数字电路中，一个计数器的进位输出通常是由______触发器的输出端提供的。
答案：最高位6. 一个简单的二进制计数器，其计数过程是从0开始，计数到______后回到0。
(完整版)数字电路基础考试题(附参考答案)
数字电子技术-考试复习题一、单项选择题1．(195)H 表示（ D ）。
(a) 二进制数 (b) 十进制数 (c)八进制数 (d) 十六进制数2．在TTL 门电路中，能实现“线与”的门电路是（ B ） (a) 与非门 (b) 集电极开路门 (c) 或非门 (d) 或非门3．用不同数制的数字来表示2007，位数最少的是 。
(a) 十六进制数 (b) 十进制数 (c) 八进制数 (d) 二进制数 4．十进制数36转换为十六进制数，结果为 。
（a ）26 （b ）24 （c ）22 （d ）20 5．8421BCD 码10000111表示的十进制数是 。
（a ） 131 （b ） 103 （c ） 87 （d ） 13 6．A/D 转换输出的二进制代码位数越多，其转换精度（ ） (a) 越高 (b) 越低 (c) 不变 (d) 无法确定 7．下列逻辑表示式正确的是（ ） (a) 1=++B A B A (b)B A B A A +=+(c)B A B A B A AB +=+ (d) B A AB +=8. 下列电路中，属于时序逻辑电路的是( ). (a) 数据选择器 (b) 编码器 (c) 计数器 (d) 译码器 9. 由8位寄存器组成的扭环移位寄存器可以构成 进制计数器。
(a) 4 (b) 8 (c) 16 (d) 无法确定10. 555集成定时器构成的单稳态触发器，其暂态时间t W ≈________。
(a) 0.7RC (b) RC (c) 1.1RC (d) 1.4RC11．十进制数24转换为二进制数，结果为 。
（a ）10100 （b ）10010 （c ）01100 （d ）1100012． (a) 13． (c) 14． (c) 15． (d) 12．=O )275(( )D ， 。
（a ）275 (b) 629 (c) 2750 (d) 220013．三态门的第三态是 。
（a ）低电平 （b ）高电平（c ） 高阻 （d ） 任意电平 14．具有8个触发器的二进制异步计数器最多可能有 种状态。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。
A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。
A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。
A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。
A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。
A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。
A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。
答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。
答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。
数字电子技术
数字电子技术基础复习题单选题：1、由开关组成的逻辑电路如图所示，设开关A 、B 分别有如图所示为“0”和“1”两 个 状态，则 电灯HL 亮的逻辑式为( )。
(a) F ＝AB ＋AB (b) F ＝AB ＋AB (c) F ＝AB ＋AB"1""1"2、 数/模转换器的分辨率取决于（ ）。
(a) 输入的二进制数字信号的位数，位数越多分辨率越高。
(b) 输出的模拟电压的大小，输出的模拟电压越高，分辨率越高。
(c) 参考电压U R 的大小，U R 越大，分辨率越高。
3、下面三幅图中， 只有( ) 为正脉冲信号 。
0V+3V0V0V()a ()b ()c -3 V-3 V4、 逻辑电路如图所示，当 A=“0”，B=“1” 时，CP 脉冲来到后D 触发器( )。
(a) 具有计数功能 (b) 保持原状态 (c) 置“1”B5、逻辑状态表如下所示，指出 能实现该功能的逻辑部件是( )。
(a) 二进制译码器 (b) 十进制编码器 (c) 二进制编码器6、 倒T 形电阻网络D/A 转换器是由（ ）组成。
(a) 倒T 形电阻网络和集成运算放大器 (b) 倒T 形电阻网络和触发器 (c) 倒T 形电阻网络和振荡器7、某数/模转换器的输入为8位二进制数字信号（D 7 ~ D 0)，输出为0~25.5V 的模拟电 压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为( )。
(a) 0.1V (b) 0.01V (c) 0.001V 8、 逻辑电路如图所示，它具有（ ）。
(a) D 触发器功能 (b) T 触发器功能 (c) T ' 触发器功能9、 逻辑电路如图所示，输入为X ，Y ，它的功能是（ ）。
(a) 同步 RS 触发器 (b) JK 触发器 (c) 基本RS 触发器YXQ10、逻辑电路 图所示，A=“0”时，C 脉冲来到后JK 触发器（ ） (a) 具有计数功能 (b) 置“0” (c) 置“1”A11、下列逻辑式中，正确的“ 或”逻辑式是( ) (a) 1011=+ (b) 112+= (c) 111=+12、 逻辑门电路的逻辑符号如图所示， 能实现 F ＝A +B 逻辑功能的是( ) 。
《数字电子技术基础》复习题
答：7
9.8421BCD码又称码，是一组代码表示一位十进制数字。
答：二——十进制；四位二进制
逻辑代数基础
1.逻辑代数又称为代数。最基本的逻辑关系有、
三种。
答：布尔、与逻辑、或逻辑、非逻辑
2．将2004个“1”异或起来得到的结果是。
答：3 1
8.若要构成十进制计数器，至少用个触发器，它有个无效状态。
答：46
9.串行传输的数据转换为并行传输数据时，可采用????????寄存器。
答：移位
10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属
于计数器。
答：同步
11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：4
8.由D触发器转换成T触发器，其转换逻辑为D=__________。
答：T⊕Q
9.TTL集成JK触发器正常工作时，其 和 端应接（）电平。
答：高
时序逻辑电路
1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。答：输入，历史状态
2.含有触发器的数字电路属于???????????? ?逻辑电路。
答：寄存
9.已知某函数 ，该函数的反函数 =（）。
答：
10.下图所示电路中，Y1＝ （）；Y2＝（）；Y3＝（）。
组合逻辑电路
1.数字电路按逻辑功能的不同特点可分为两大类，即：????逻辑电路和逻辑电路。
答：组合、时序
2.从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做
。
答：数据选择器
3.用于比较两个数字大小的逻辑电路叫做。
数字电子技术复习题及参考答案
数字电子技术复习题及参考答案一、单选题1、以下式子中不正确的是（）A.1AAB.AAAC.ABABD.1A12、在数字电路中，稳态时三极管一般工作在()状态。
在图示电路中，若ui0，则三极管T(),此时uo=()A．放大，截止，5VB．开关，截止，3.7VC．开关，饱和，0.3VD．开关，截止，5V3、N个变量可以构成（）个最小项。
A.NB.2NC、2ND、2N-14、图中电路为TTL门电路，为了使输出等于，选择正确答案（）。
A．正确，错误，错误B．正确，错误，正确C．正确，正确，正确D．正确，正确，错误5、TTL门电路输入端悬空时，应视为（）；(高电平，低电平，不定）。
此时如用万用表测量其电压，读数约为（）（3.5V，0V，1.4V）。
A．不定B．高电平，3.5VC．低电平，0VD．高电平，1.4V6、一个64选1的数据选择器有（）个选择控制信号输入端。
A．6B．16C．32D．647、设计计数器时应选用（）。
A．锁存器B．边沿触发器C．同步触发器D．施密特触发器8、欲将频率为f的正弦波转换成为同频率的矩形脉冲，应选用（）。
A．多谐振荡器B．施密特触发器C．单稳态触发器D．T'触发器9、一片64k某8存储容量的只读存储器（ROM），有（）。
A.64条地址线和8条数据线B.64条地址线和16条数据线C.16条地址线和8条数据线D.16条地址线和16条数据线10、ROM必须在工作（）存入数据，断电（）数据；RAM可以在工作中（）读写数据，断电（）数据。
A.中，不丢失；随时，将丢失B.前，不丢失；随时，将丢失C.前，不丢失；随时，不丢失D.前，丢失；随时，将丢失11、若逻辑表达式FAB,则下列表达式中与F相同的是()A.FABB.FABC.FABD.不确定12、下列电路中，不属于组合电路的是：（）A.数字比较器；B.寄存器；C.译码器；D.全加器；13、不能用来描述组合逻辑电路的是：（）A.真值表；B.卡诺图；C.逻辑图：D.驱动方程；14、利用中规模集成计数器构成任意进制计数器的方法有()A.复位法B.预置数法C.级联复位法D.以上都不是15、施密特“非”门和普通“非”门电路的阈值电压分别是（）个。
《数字电子技术基础》复习题
10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属
于计数器。
答：同步
11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：异步
12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
答：100
13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
A．110 B．001 C．100 D．000
答：B
11.8—3线优先编码器（74LS148）中，8条输入线 ~ 同时有效时，优先级最高为I7线，则 输出线的状态是（）
A.000 B.010 C.101 D.111
答：A
12.引起组合逻辑电路中竟争与冒险的原因是（）
A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
答：D
5.指出下列各式中哪个是四变量A、B、C、D的最小项
A.ABC；B. A+B+C+D；C.ABCD；D. A+B+D
答：C
6.测得某逻辑门输入A、B和输出F的波形如图所示，则F（A，B）的表达式为（）
A.F=AB B. F=
C.F= D. F=A⊕B
答：B
7.函数F(A,B,C)=AB+AC的最小项表达式为( )。
答：C
13.一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（）
A.1 B.2 C.4 D.16
答：C
14.半加器和的输出端与输入端的逻辑关系是（）
A、与非B、或非C、与或非D、异或
答：D
15.逻辑数F=A +B ，当变量的取值为（）时，将出现冒险现象。
A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术基础复习题复习题一、填空题1. (48)10 =( )２=( )16 =( )8421BCD =( )余三码2. 2015个1异或的结果为 。
3. 三态门的输出是1态、 和 。
4. 一个8线-3线编码器，当输入0010000001234567=Y Y Y Y Y Y Y Y 时，输出代码是 。
5. 若将一个异或门（输入为A 、B ）当作反相器来使用，则输入A 、B 端 。
6. 逻辑函数式)'('CD AB Y +=，其反函数='Y 。
7. 555定时器可以组成 、 、 。
8. 用5级触发器组成20进制计数器，其无效状态个数为 。
9. 一个四位二进制减法计数器，其状态初始值为1010，经过100个时钟周期以后，该计数器的状态值为 。
10. 如(110011)2为有符号数，则其反码为 ，补码为11 （1A ）16 =( )２=( )8=( )10=( )8424BCD 12 个201同或的结果为 。
13. 三态门的输出可以并联使用，实现 功能 14.一个8线-3线优先编码器，输入高电平有效，Y 7最优先，当Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7=01101110时，输出代码是 。
15.四个逻辑变量共有 个逻辑相邻项16 5个触发器构成环形计数器，共有 个有效状态。
17 4个逻辑变量；一共构成 个最小项。
18.用5级触发器组成扭环形计数器，其无效状态个数为 个 。
19. 一个四位二进制加法计数器，其状态初始值为1010，经过100个时钟周期以后，该计数器的状态值为 。
20. 如(1100100)2为有符号数，则其反码为 ，补码为 。
二、判断题1．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（ ） 2．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（ ）3.时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（ ） 4.编码与译码是互逆的过程。
（ ）5.同步时序电路具有统一的时钟CLK 控制。
（ ）6.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。
（ ）7.D 触发器的特性方程为Q*=D ，与Q 无关，所以它没有记忆功能。
（ ）8.用数据选择器可实现时序逻辑电路。
（ ） 9.16位输入的二进制编码器，其输出端有4位。
（ ） 10.时序电路不含有记忆功能的器件。
（ ）三、分析设计题1.用公式法化简式子DE AB BCD A C B A CD BD C B DE Y ''')'('''+++++++=2.利用3线-8线译码器74HC138和门电路产生如下函数。
BCC AB C AB Y C B AC Y ++=+=''''213.若主从SR 触发器的CLK 、S 、R 的电压波形如图中所示，试画出输出信号的波形，假定触发器的初始状态为Q =0。
4.利用时序逻辑电路分析方法分析下图所示时序逻辑电路的逻辑功能，判断能否自启动。
5.分析右下图所示计数器电路，说明这是多少进制的计数器；两片之间是多少进制；利用此方法实现75进制的计数器，画出对应的电路图（，芯片已给出），其中计数器74160的功能表如下所示见左下图所示。
、分析与设计6、如图1，组合逻辑电路（1）写出Y1、Y2的逻辑表达式（2）列出真值表（3）分析逻辑功能图17. 用与非门设计一个3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。
要求：（1）、列出真值表；（2）、写出输出逻辑函数式；（3）用74LS138和与非门实现画出电路图；（4）用74LS153实现。
画出电路图：74LS138和74LS153符号图如图2（图2图48、图4所示是用维持阻塞结构D触发器组成的脉冲分频电路。
试画出在6个CLK脉冲（自己画脉冲）作用下输出端Y对应的电压波形。
设触发器的初始状态Q=0（8分）9、74LS161为四位同步二进制计数器，其功能如下表1所示（15分）表1（1） 分析下图5所示电路，说明它是多少几进制计数器？简述理由 （2） 如要改为100进制计数器，如何改动电路，画出电路图。
图510.如图10，组合逻辑电路：（1）写出Y1、Y2的逻辑表达式（2）列出真值表（3）分析逻辑功能图1 1 图211、分析如图11所示电路的逻辑功能，分别1）写出电路的驱动方程，2)状态方程和输出方程，3)写出电路状态转换表，4)说明电路功能3、74LS161为四位同步二进制计数器，其功能如下表1所示（4）如要改为A=1时构成5进制，A=0时构成9进制计数器，如何改动电路，画出电路图。
图12图134.(10分)如图13.用八选一数据选择器74LS151S实现逻辑函数。
Y=AC'D+A'B'CD+BC'5. 如图14 .画出Q端的波形图。
设初始状态Q为0 。
图14一、填空题1. (36)10=( )2=( )162 数字电路分成两大类，一类是，另一类是3 当逻辑函数有n个变量时，共有个变量取值组合。
4 （1A）16=( )8421BCD5．逻辑函数式F（A，B，C，D）=∑)14,12,10,9,8,5,2,1,0(m，它的最简与或式等于6. N个触发器组成的计数器最多可以组成进制的计数器。
7 A+A=8. .A+1=二选择题1、测得某门电路输入A、B和输出Y的波形如下图所示，则Y的表达式是( )。
A、ABY=B、B=AY⊕C、B=AY+D、Y A B=⊕2、2k×8位的RAM需要的地址线数（）。
A、10条B、 11条C、12条D、13条3、随机存储器具有( )。
A、只有写功能B、只有读功能C、无读写功能D、既有读功能，又有写功能4、如图所示电路的功能/名称是（）RRCA、施密特触发器B、单稳态触发器C、触发器D、多谐振荡器5、一个4位二进制加法计数器，由0000 状态开始，经过100个输入脉冲后，此计数器的状态为( )A 0100 B、0011 C、0001 D、01116、与图1所示波形相对应的真值表是( )。
三1写出如图2所示电路Y的逻辑表达式。
图22..已知逻辑函数Y 的波形如图3所示，试求Y 的真值表和逻辑函数式。
图33．分析图4时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，分析逻辑功能.图44、。
用74LS138和与非门实现一个全加器。
图5已知74LS138图形符号如图5所示。
5、分析图6给出的电路，说明这是多少进制的计数器，请说明理由。
74160的功能表见表1。
CLK ET74160(1)D 0D 1D 2D 3Q 0Q 3R DC Q 2Q 1EPLD CLKY进位输出计数输入CLK ET74160(2)D 0D 1D 2D 3Q 0Q3R DC Q 2Q 1EP LD &图6表1 74160功能表CLK RD ’ LD ’ EP ET 工作状态 XXXX置0一填空题1、与(10000111)8421BCD 等值的二进制数是 。
2、下图所示电路中，若输入时钟脉冲 CP 的频率为 40kHz ，则输出 Z 的频率为 。
3、函数 CD B A F +=的反函数=F ______，对偶式F ’=_______ 。
4 1+A=5、RAM 存储器由 、存储矩阵和 组成。
6、(1A)16=( )107 对100个信号采用二进制编码至少需要 位8 J K 触发器具有 四种功能 二单选题1、下列电路中，不属于时序逻辑电路的是( )。
A 、移位寄存器B 、环形计数器C 、一位全加器D 、十进制计数器2、用555定时器构成的施密特触发器，电源电压为V CC ，若电压控制端外接固定电压为V CO ，则其正向阈值电压与负向阈值电压为( )。
A 、 V T+ =31V CC ，V T- =32V CCB 、V T+ =32V CC ，V T- =31V CCC 、V T+ =V CC ，V T- =31V CCD 、V T+ =V CO ，V T- =21V CO3、测得某门电路输入A 、B 和输出Y 的波形如下图所示，则Y 的表达式是( )。
A 、AB Y =B 、B A Y ⊕=C 、B A Y +=D、Y A B=⊕4、2k×8位的RAM需要的地址线数（）。
A、10条B、 11条C、12条D、13条5、随机存储器具有( )。
A、只有写功能B、只有读功能C、无读写功能D、既有读功能，又有写功能6、如图所示电路的功能/名称是（）RRCA、施密特触发器B、单稳态触发器C、触发器D、多谐振荡器7、一个4位二进制加法计数器，由0000 状态开始，经过100个输入脉冲后，此计数器的状态为( )A 0100 B、0011 C、0001 D、01118、与图1所示波形相对应的真值表是( )。
图19、一个 4 位二进制加法计数器，由 0001状态开始，经过40个输入脉冲后，此计数器的状态为（ ）。
A 、0111B 、0101C 、1000D 、10010、欲设计一个100进制的计数器，所需触发器的个数最少是：（ ）。
Ａ、8 Ｂ、１６ Ｃ、7Ｄ、100三分析设计题1、试用8选1数据选择器设计一个三人表决电路。
当表决某提案时，多数人同意，提案通过；否则，提案被否决。
2、 CT74LS161为四位同步二进制加法计数器，其功能如下表所示， 要求：用CT74LS161实现10进制计数器（初始值为0000），要求画出接线图。
（CT74LS161逻辑符号如图所示）。
（方法不限）3 时序电路如下图 所示( 设初始状态nn Q Q 01=00) 。
（1）写出电路的驱动方程和状态方程； （2)说明电路是几进制计数器。
4、 下列Y 函数要求：（1）用八选一选择器实现函数Y （2）列出真值表；（3）用卡诺图化简为最简与或式.CT74LS161 CPQ 0Q 1 Q 2 Q 3COD 0 CT TCT PCRLD D 1 D 2 D 3CR图5复习题二一、填空题1、（3F）16==（）8421BCD2、十进制加法计数器现时的内容为Q3Q2Q1Q0=0110，经过133个时钟脉冲作用后，其内容为。
3. . 一个D/A转换器，满刻度电压为20V，需要在其输出端分辨出0.5mV的电压，则至少需要位二进制数.4 补码是（101101）补对应的十进制数是（）.5、要构成容量为2K×8的RAM，需要片容量为256×4的RAM。
二、分析与设计题1、设计3变量的多数表决电路，当输入变量A、B、C有2个或2个以上为1时输出为1，输入为其它状态时输出为0。