Cadence仿真工具的介绍
cadenceic基础仿真经典实用
• 选择分析模式：
•cadence ic 基础仿真
• 电路中有两个电压源，一个用作VDD,另一个用作信号输入 Vin
V in
•cadence ic 基础仿真
• 输出的选择
•cadence ic 基础仿真
• 分析一阶共源放大器获得的波形图 • 波形图显示了当Vin 从0->2V 时输出的变化
•cadence ic 基础仿真
• 下图为以温度为变量进行直流分析时候的波形图
•cadence ic 基础仿真
带隙基准的温度参考
•cadence ic 基础仿真
•cadence ic 基础仿真
•cadence ic 基础仿真
•cadence ic 基础仿真
实例5 一阶放大器
共源的一阶放大器
• 下图显示了为仿真产生的输出日志文件 •
•cadence ic 基础仿真
• 产生的波形如下所示：
•cadence ic 基础仿真
• 可以通过设定坐标轴来获得电流—电压曲线 • 按以下方式进行： Axis-> X Axis
•cadence ic 基础仿真
• 按下图所示，将X轴设定为二极管上的电压 降
•cadence ic 基础仿真
• 在改变了X轴之后，波形应如下图所示：
•cadence ic 基础仿真
• 由于我们只对二极管的伏安特性曲线感兴趣，因此我们可以只选择流 经二极管的电流与其两端压降。新的曲线如下图所示：
•cadence ic 基础仿真
实例2 双极型晶体管的伏安特性曲线
• 首先为双极型晶体管电路新建一个cell view • 利用原理图编辑所需要的仿真电路
然后单击ESC。 • 可以得到如下图所示的一族伏安特性曲线
(完整word版)cadence软件介绍
1．Allegro PCB Design CISAllegro PCB Design CISAllegro Designer Entry CIS集成强大的原理图设计功能,其特点主要是具有快捷的元件信息管理系统（CIS）,并具有通用PCB设计入口。
扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。
通过减少重新搜索元件信息或重复建库,手动输入元件信息，维护元件数据的时间，从而可以提高生产率。
无论是设计全新的模拟，数字，或混合信号电路，还是修改现有电路板的电路原理图，或进行层次结构电路图设计，Allegro Designer Entry CIS提供电路设计从构思到生产所需的一切。
Allegro Designer Entry CIS是全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。
优点1、提供快捷,直观的，具备完备功能的原理图编辑工具2、通过层次式和变体（基于同一原理图，不同机型导出)设计提高复杂原理图的设计效率3、具备强大功能的CIS，帮助加速设计进程，降低项目成本4、原理图提供的自动缩放/搜索/导航功能，结合Allegro PCB Editor之间的交互探测和交互摆放，和集成的AMS—Simulatuor帮助提供设计的可生产性5、减少重复搜寻元件信息的时间，接收来自MRP，ERP和PLM的数据和支持关系型数据库使智能选择元件成为可能6、通过直接访问ActiveParts和ActiveParts门户网站，提供给选择原理图设计所需要的元件和直接获取器件供应商元件数据更大的便利,ActiveParts提供了超过200万份的元器件数据7、通过FPGA输出/输入双向数据流程自动整合可编程门阵列(FPGA)和可编程逻辑器件(PLD），从而缩短设计时间功能特色全功能原理图编辑器Allegro Designer Entry CIS,带有拼接式和层次式的原理图页面编辑器，它具有快捷、直观的原理图编辑的特点。
cadence仿真工具介绍1
( TB ( TO ( GT ( W1 ( A1 ( W2 ( A2 ( W3 ( A3
"nwell" ) "diff" ) "poly" ) "cut" ) "metal" ) "cut" ) "metal" ) "cut" ) "metal" )
COPYRIGHT FOR ZHOUQN
COPYRIGHT FOR ZHOUQN
原理图编辑窗口结构分类编辑命令菜单常用快捷命令菜单1instance调用库单元cellview浏览器librarycellviewnameoption阵列行数列数旋转x镜像y镜像variable如果有2addpin调用端口pinpinnames总线命名方式总线名放置方式pin的旋转和镜像3addwire连线narroworwide4wirename连线命名连线规则连线粗细连线名称连线名称的相关属性10属性参数修改9undo11chechandsave12save5放大缩小8删除6stretch拉动保持连接7copy从分类菜单中可以看到命令的快捷键和许多其它命令仿真环境设置版图设计基本过程和要求在一定工艺下根据电路的要求依据版图设计规则设计每个器件的图形并完成排版布线形成一套完整的电路光刻掩膜版图形
COPYRIGHT FOR ZHOUQN
版图主要编辑命令 （2）修改类命令 ） Undo, Redo , Move, Copy, 拉动，改变形状， 拉动，改变形状， 删除，查找， 删除，查找， 合并图形， 合并图形， 制作单元， 制作单元， 打散单元， 打散单元， 劈切图形， 劈切图形， 胀缩图形， 胀缩图形， 旋转图形等等。 旋转图形等等。
Cadence仿真工具的介绍.ppt
仿真分析参数设置
1，DeviceModels标签：
仿真分析参数设置
2，InterconnectModels标签
仿真分析参数设置
1，Unrouted Interconnect Models组合框： • Percent Manhattan： 设定未连接的传输线的曼哈顿距离的百分比； • Default Impedance： 设定传输线特性阻抗，默认为60ohm； • Default Prop Velocity：默认传输速度，默认值为1.4142e+008M/s，此时对
摘要
• 1，调用并运行设置向导 ：PCB叠层信息、 DC 电压设置 、器件类属性 、仿真模型分 配 、正确的PINUSE属性 ；
• 2，提取和建立拓朴进行仿真 ； • 3，设置约束及赋予PCB ；
调用并运行设置向导
1，通过菜单Tools\Setup Advisor命令打开Database Setup Advisor 窗口，如 下图所示：
• Pulse Duty cycle：脉冲占空比。 • Pulse/Step offset：脉冲偏移量，用来控制主网络驱动器与相邻网络
驱动器之间的激励时间差。如果该值为正，则相邻网络驱动器在主网 络驱动器之后产生激励。 • Fixed Duration：指定仿真的持续时间长度。如果该值未确定，则仿 真器动态的为每一次仿真选择时长。当该值确定时，仿真运行的时间 就为该项中所确定的固定时间长度。此项值的大小与波形文件的大小 成正比。 • Waveform Resolution(Time)：波形分辨率，决定仿真过程中产生波 形的采样数据点的多少。 • Run Simulation in Debug mode：当选择该模式时，在仿真前仿真器 会执行该网络的正确性检查，在检查通过后才进行仿真。
cadence ac仿真原理
一、概述在电子设计领域中，cadence ac仿真是一个非常重要的工具，它能够帮助工程师们验证电路的性能，优化设计方案，提高产品的可靠性和稳定性。
本文将介绍cadence ac仿真的原理及其应用。
二、cadence ac仿真概述cadence ac仿真是一种基于交流电源（AC）信号的电路仿真技术。
它能够模拟电路在不同频率下的响应特性，包括电压、电流、相位等参数。
通过cadence ac仿真，工程师可以分析电路的稳定性、频率响应、相位裕度等重要指标，从而优化电路设计。
三、cadence ac仿真原理cadence ac仿真的原理主要基于两个方面：信号源和电路模型。
1. 信号源在cadence ac仿真中，信号源通常是一个交流电源，它能够产生不同频率和幅值的正弦波信号。
通过改变信号源的频率和幅值，工程师可以模拟不同工作条件下电路的响应特性。
2. 电路模型电路模型是cadence ac仿真的核心部分，它对电路中的元件进行建模，包括电阻、电容、电感等。
在仿真过程中，cadence会根据电路模型和信号源的输入，计算出电路在不同频率下的响应，包括电压、电流、相位等参数。
四、cadence ac仿真应用1. 频率响应分析通过cadence ac仿真，工程师可以分析电路在不同频率下的响应特性，包括增益、相位、带宽等参数。
这些参数对于电路的稳定性和性能至关重要，通过仿真分析，工程师可以优化电路设计，提高产品的性能。
2. 稳定性分析cadence ac仿真还可以帮助工程师分析电路的稳定性。
在回路不稳定的情况下，电路可能会产生不稳定的波形和振荡，严重影响产品的可靠性和稳定性。
通过仿真分析，工程师可以及早发现并解决稳定性问题，保证产品的可靠性。
3. 相位裕度分析相位裕度是评价电路稳定性的重要指标，它描述了电路在闭环条件下的相位裕度和裕度裕度。
通过cadence ac仿真，工程师可以分析电路的相位裕度，及时发现并解决相位裕度不足的问题，确保电路的稳定性和可靠性。
CADENCE仿真步骤
CADENCE仿真步骤
Cadence是一款电路仿真软件，它可以帮助设计师创建、分析和仿真
电子电路。
本文将介绍Cadence仿真的步骤。
1.准备仿真结构：第一步是准备仿真结构。
我们需要编写表示电路的Verilog或VHDL代码，然后将它们编译到Cadence Integrated Circuit (IC) Design软件中。
这会生成许多文件，包括netlist和verilog等文件，这些文件将用于仿真。
2.定义仿真输入输出信号：接下来，我们需要定义仿真的输入信号和
输出信号。
输入信号可以是电压、电流、时间和其他可测量的变量。
我们
需要定义输入信号的模拟和数字值，以及输出信号的模拟和数字值。
3.定义参数：参数是仿真中用于定义仿真设计的变量，这些变量可以
是仿真中电路的物理参数，如电阻、电容、时延、输入电压等，也可以是
算法参数，如积分步长等。
4.运行仿真：在所有参数和信号都设置完成后，我们可以运行仿真。
在运行仿真之前，可以使用自动参数检查来检查参数是否正确。
然后，使
用“开始仿真”命令即可启动仿真进程。
5.结果分析：在仿真结束后，我们可以使用结果分析器来查看输出信
号的模拟和数字值，以及仿真中电路的其他特性，如暂态分析、稳态分析、功率分析等。
以上就是Cadence仿真步骤。
Cadence工具简介
Cadence工具简介1，逻辑设计与验证工具* 逻辑仿真工具: Cadence NC-Verilog, Verilog-XL, NCSim,Simvision Waveform Viewer* 综合工具: Cadence BuildGates* 形式验证工具: VerplexLEC2．综合布局布线工具SoC Encounter—可应用于如90nm及其以下的SOC设计；△ SE-PKS—可应用于如复杂时序收敛的IC设计；△ Fire & Ice QX and SignalStorm—可应用于3维电阻电容参数提取及延时计算；△ VoltageStorm—可应用于功耗分析；△ CeltIC—可应用于信号完整性分析。
3 system level design工具综合（Hardware Design System 2000）算法验证（SPW）△ 结构设计工具(SystemC-based simulators, CoWare, etc)△ 硬件/软件混合设计工具(Verification Platform, Seamless, etc)△ 模拟/混合信号工具(AMS, Agilent ADS, etc)4，CIC(layout & custom layout) 全定制集成电路布局设计工具△ Virtuoso Layout Editor△ Assura (Layout verification)5，AMS (analog mixed signal, RF analysis and design)模拟集成电路设计工具。
AnalogDesignEnvironment。
MixedSignal Design Environment。
Analog Modeling with Verilog-A。
Spectre Circuit Simulator6，HS-PSD(high speed PCB system design) 高速系统和板极设计工具o Concept HDL Front-to-Back Design Flow –原理图输入工具o PCB Librarian –器件建库工具o Allegro PCB Layout System – PCB板布局布线工具o Specctra AutoRoute Basics –基本自动布线器o Advanced Specctra Autorouting Techniques –高级自动布线器o SpecctraQuest Foundations –信号完整性仿真工具o Advanced SpecctraQuest Techniques –高级信号仿真工具*VerilogHDL 仿真工具 Verilog-XL*电路设计工具 Composer电路模拟工具 Analog Artist*版图设计工具 Virtuoso Layout Editor版图验证工具 Dracula 和 Diva*自动布局布线工具 Preview 和 Silicon Ensembleform:Mr Bond coms-chip expert设计任务 EDA工具功能仿真和测试 a. Cadence, NC_simb. Mentor ModelSim (调试性能比较突出)c. Synopsys VCS/VSSd. Novas Debussy (仅用于调试)逻辑综合 a. Synopsys, DCb. Cadence, BuildGatesc. Mentor, LeonardoDFT a. Mentor, DFTAdvisorb. Mentor, Fastscanc. Mentor, TestKompressd. Mentor, DFTInsighte. Mentor, MBISTArchitectf. Mentor, LBISTArchitectg. Mentor, BSDArchitecth. Mentor, Flextesti. Synopsys, DFT Complierj. Synopsys, Tetra MAXk. Synopsys, BSD Complier布局,时钟树综合和自动布线a. Cadence, Design Plannerb. Cadence, CT-Genc. Cadence, PKSd. Cadence, Silicon Ensemblee. Synopsys, Chip Architectf. Synopsys, Floorplan Managerg. Synopsys, Physical Complier & Apolloh. Synopsys, FlexRoute网表提取及RC参数提取物理验证a. Mentor, xCalibreb. Cadence, Assure RCXc. Synopsys, Star-RCXTd. Mentor, Calibree. Synopsys, Herculef. Cadence, Assure延时计算与静态时序分析a. Synopsys, Prime Timeb. Cadence, Pearlc. Mentor, SST Velocity形式验证 a. Mentor, FormalProb. Synopsys, Formalityc. Cadence, FormalCheck功能优化与分析 a. Synopsys, Power Compilerb. Synopsys, PowerMill-ACEHDLQA a. TransEDA, Verification Navigatorb. Synopsys, LEDAFPGA开发 a. Mentor, FPGAdvantageb. XILINX, ISEc. Altera, QuartusIISoC开发 a. Mentor, Seamless CVEb. Cadence, SPWc. Synopsys, Co-Centric版图设计工具 a. Cadence, Virtuosob. Mentor, IC-Stationc. 思源科技, Laker电路级仿真 a. Mentor, ELDOb. Mentor, ADMSc. Cadence, Spectre, Spectre RFd. Cadence, AMSe. Synopsys, Star-Hspice以下只是个人和本公司的评价，不一定十分全面，仅供参考。
cadence简介
现在需要设置元件参数，有三种方法，①菜单栏-> Edit-> Properties-> Objects，再点击要修改参数的元件，②先选中器件，再键入快捷键q，③选中器件，再点击工具栏Propertiy。
参数可以是以下三种形式的各种数学组合表达式，①变量，②常量，③skill语言函数。变量作参数会在仿真时用到。常量和skill语言函数作参数，在下面就会用到。
同样的方法继续设置NMOS参数，只是模型名为n18，栅长为固定值0.18u，栅宽设为pPar(“wn”)。设置好参数后的电路图如图3.9所示。
注意：①设置参数时不要自己输入单位，系统会自动加上。比如0.18uM是错误的写法。如果非要自己写单位，也要和数值之间留一个空格，否则系统会把M识别为变量。
2.
现在，我们可以启动Cadence了。在终端中输入命令
icfb&
出现Cadence初始界面，如图2.1所示。
然后就会打开Cadence的主控窗口CIW(Command Interpreter Window)。如图2.2所示：
这就是Cadence的集成设计环境，Cadence的大部分工具都可以从这里打开。其中最上方是标题栏，第二行是菜单栏。中间部分是输出区域，许多命令的结果在这里显示。一些出错信息也在这里显示，要学会从输出区域中获取相应的信息。接下来一行是命令输入行。Cadence的许多操作可以通过鼠标执行，也可以通过输入命令来执行。
进入连线命令后，于起点单击左键，再于终点单击左键。画完一段导线后，此时并没有退出画线命令，可以继续画连接线，直到画完所所有的连接线后，按ESC退出画线命令。连好线的电路图如图3.7所示。其中左右两条水平导线是后面连连接端口用的。
还可以对画好的线进行命名，键入快捷键l，在弹出的对话框中输入线名，比如a，点击Hide，然后将字母a移动到要命名的线附近点击左键放下，如果名字离线较远，则要求再单击所要命名的线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
深圳市共进电子有限公司
调用并运行设置向导
1，通过菜单Tools\Setup Advisor命令打开Database Setup Advisor 窗口，如
下图所示：
深圳市共进电子有限公司
调用并运行设置向导
2,编辑叠层参数和线宽以适应信号线阻抗 :
深圳市共进电子有限公司
设置约束及赋予PCB
•
•
•
•
• • •
Driver：即表格中的From内容，从左边的Pins 列表框中选取。 Receiver：即表格中的To内容，从左边的Pins 列表框中选取。 Min First Switch Delays：Rise/Fall：该两项值 填写一样，为表格中Tfight_time_min值。 Max Final Settle Delays：Rise/Fall：该两项值 填写一样，为表格中Tfight_time_max值。 Add：为添加规则。 Modify：为修改规则。 Delete：为删除规则。
3， Diffpair Coupling Window：差分对耦合窗口，表明用来定位差分 对相邻网络的基于最小耦合长度的研究窗口的尺寸；
深圳市共进电子有限公司
仿真分析参数设置
3，Simulation Tab ：
深圳市共进电子有限公司
深圳市共进电子有限公司
设置约束及赋予PCB
1，执行Set -> Constraints…启动Set Topology Constrains界面 ：
深圳市共进电子有限公司
设置约束及赋予PCB
•
Switch-Settle项 ：
深圳市共进电子有限公司
提取和建立拓朴进行仿真
Sigxlorer的界面：
深圳市共进电子有限公司
提取和建立拓朴进行仿真
• • SigXplorer中的仿真参数设置 Pulse Stimulus标签栏：
深圳市共进电子有限公司
深圳市共进电子有限公司
调用并运行设置向导
3,输入DC网络电平:
深圳市共进电子有限公司
调用并运行设置向导
4,分立器件和插座器件的位号归类设置 ：
深圳市共进电子有限公司
调用并运行设置向导
仿真分析参数设置
2，InterconnectModels标签
深圳市共进电子有限公司
仿真分析参数设置
1，Unrouted Interconnect Models组合框： • Percent Manhattan： 设定未连接的传输线的曼哈顿距离的百分比； • Default Impedance： 设定传输线特性阻抗，默认为60ohm； • Default Prop Velocity：默认传输速度，默认值为1.4142e+008M/s，此时对 应εr=4.5，1ns延时对应传输线长度为5600mil。 2，Routed Interconnect Models 组合框： Cutoff Frequency：表明互连线寄生参数提取所适应的频率范围；
深圳市共进电子有限公司
仿真分析参数设置
5，UNITS TAB
深圳市共进电子有限公司
仿真分析参数设置
6，EMI
深圳市共进电子有限公司
提取和建立拓朴进行仿真
• Xnet：是驱动器（Drivers）和接收器(Receivers)之间的连接。一个
深圳市共进电子有限公司
调用并运行设置向导
模型的路径管理菜单是：Analyze\SI/EMI Sim\Library
:
深圳市共进电子有限公司
调用并运行设置向导
6,使用SI Audit 进行核查：
深圳市共进电子有限公司
深圳市共进电子有限公司
• •
提取和建立拓朴进行仿真
SigXplorer中的仿真过程： 1，选择激励类型：一般对于干扰源：pulse，rise， fall；被干扰对象：Quite Hi，Quite Lo；接收器： Tristate ； 2，在SigXplorer窗口最底端选择Measurements标 签，点击Reflection前面的“＋”号打开测量反射 参数的列表，在弹出菜单中选择需要测量的反射参 数； 3，在图标工具栏点击“ ”进行仿真; 4，选择菜单File\Save，保存一下拓朴模型 .
•
• •
深圳市共进电子有限公司
提取和建立拓朴进行仿真
• • • • • • • FTS Mode(s)：设置Fast、Typical、Slow 及其组合仿真模式。 Fast/Slow：驱动器使用快模式，接收器使用慢模式。 Slow/Fast：驱动器使用慢模式，接收器使用快模式。 Driver Excitation 驱动的激励方式 Active_Drive：以设定的激励源为驱动端，仅将拓扑中指定的驱动源作为驱 动端进行一次仿真。 All_Drivers：如果是双向驱动和接收的话，两个方向分别作为驱动端进行仿 真，即当作为驱动时仿真一次；当作为接收端时再仿真一次； Measure Delays At：延时测量的参考点，有两种选择：Input Thresholds （输入门限值）和Vmeas表示以输出Buffer的参考电压进行测量的。 Receiver Selection：接收器选择。有两种选择：All（表示所有非驱动的器 件都作为接收）和Select One（在仿真开始时它会让你选择其中的一个作为 接收源）。根据需要选择，通常选择All。 Custom Simulation：仿真内容。包括：Reflection（反射仿真）、 Crosstalk（串扰仿真）和EMI（电磁干扰仿真）。 Report Source Sampling Data：确定是否报告源采样数据。
5，器件赋上相应的模型：
深圳市共进电子有限公司
调用并运行设置向导
• Create Model… 可以用来产生IBIS Device Model和Espice Device Model。一般阻容器件模型和接插件模型使用该功能产生。 • Find Model… 模型分配。例如给电阻R706分配模型：首先选中电 阻R706，然后执行Find Model…命令，出现Model Browser界面。在 Model Type Filter中选中Espice Device，在Model Name pattern中输 入通配符*，列出库中的所有Espice Device模型，选中合适的模型。 • Edit Model… 编辑模型参数 • Auto Setup 自动分配模型。当模型名与器件的device名相同时， 执行Auto Setup命令可以自动将模型分配给该器件。 • Save… 保存模型分配映射文件。 • Load… 调入模型分配映射文件。 • Perference… 仿真参数设置。
Shap Mesh Size：表明将线看成铜皮的边界尺称范围； Via Modeling：表明所采用的过孔模型。
•
• •
Fast Closed Form：场模拟程序实时产生一个过孔子电路而并没有建立一 个近似的RC电路，这样节省了仿真时间，但没有使用模型那么准确。 Ignore Via：忽略过孔的影响。 Detailed Closed Form：在互连模型库中寻找相近似的过孔模型，如果没有 合适的模型，则由场模拟程序产生一个由近似RC矩阵组成的过孔模型并存储 在模型库中。
4、设置约束及赋予PCB
培训讲师 培训课时
王达国
4小时
深圳市共进电子有限公司
摘要
• 1，调用并运行设置向导 ：PCB叠层信息、 DC 电压设置 、器件类属性 、仿真模型分 配 、正确的PINUSE属性 ； • 2，提取和建立拓朴进行仿真 ； • 3，设置约束及赋予PCB ；
仿真分析参数设置
• Pulse cycle count：通过指定系统传输的脉冲数目来确定仿真的持续 时间。 • Pulse Clock Frequency：确定仿真中用来激励驱动器的脉冲电压源的 频率。 • Pulse Duty cycle：脉冲占空比。 • Pulse/Step offset：脉冲偏移量，用来控制主网络驱动器与相邻网络 驱动器之间的激励时间差。如果该值为正，则相邻网络驱动器在主网 络驱动器之后产生激励。 • Fixed Duration：指定仿真的持续时间长度。如果该值未确定，则仿 真器动态的为每一次仿真选择时长。当该值确定时，仿真运行的时间 就为该项中所确定的固定时间长度。此项值的大小与波形文件的大小 成正比。 • Waveform Resolution(Time)：波形分辨率，决定仿真过程中产生波 形的采样数据点的多少。 • Run Simulation in Debug mode：当选择该模式时，在仿真前仿真器 会执行该网络的正确性检查，在检查通过后才进行仿真。
Xnet包含所有的通过电阻、电容或连接器连接的Driver和Receiver。Xnet是 一种抽取的网络。
深圳市共进电子有限公司
提取和建立拓朴进行仿真
• 在PCB SI的Constraint Manager中抽取拓扑
•
• • • •
1、选择菜单Constraints\Electrical Constraint Spreadsheet； 2、左边的树状窗口选择Net\Routing\Wiring； 3、选择菜单Tools\Options，设置参数； 4、在约束管理器右边的网络列表中找到并选择网络，点 击右键在弹出的菜单中选择SigXplorer菜单选项 5、在SigXplorer界面中，选择菜单File＝》Save As，输 入文件名，保存一下提取的拓朴模型。
Cadence仿真工具的介绍
更新日期：2010.05
深圳市共进电子有限公司
培训目的
介绍Cadence仿真工具的使用， 以便帮助大家更好的利用设计工 具来提升设计效率
学习重点
1、调用并运行设置向导 2、仿真参数设置 3、提取和建立拓朴进行仿真