相位差可调的双通道信号源
虚拟仪器设计说明书--多路信号发生器
测控专业虚拟仪器课程设计说明书题目：多路信号发生器学生姓名：学号：专业：测控技术与仪器班级：指导教师：1.设计题目:多路信号发生器2. 设计目的:1.通过实验让我们更深入了解虚拟仪器的基本原理及观念，掌握利用相关的软、硬件平台完成虚拟仪器设计的方法和步骤。
2.了解虚拟仪器的具体的实际应用。
3. 将所学的知识通过设计信号发生器实验可产生各种波形如正弦波、方波、三角波、锯齿波等；来加深对虚拟仪器技术的深层理解。
3.设计要求:①可输出双路正弦波(方波、三角波)信号,其相位差可调②信号频率、幅值、占空比可调4.基本设计思路:在条件结构中运用“基本函数发生器”模块作为正弦波、方波、三角波信号的发生单元，通过其可设置频率、幅值、相位差及占空比的调节，且经过条件结构即可进行双路、单路等各信号输出的选择，然后用While循环使输出信号连续的动起来，所产生的信号通过波形图来显示，可用DAQ输入模块将信号送入数据采集卡PCI6221再用DAQ输出模块将信号采集回来用波形图显示，便可验证所产生的信号，或通过示波器来验证！5.程序流程图：图1.程序流程图6．设计实现过程:（1）通过“条件结构”来分配通道在程序框图中，右键在编程—结构中如图，即可拖出条件结构，，此条件结构通过设置条件分支来进行通道1、2各种波形信号的选择。
条件分支的设置可在前面板输入控件中选择“滑动杆”连入分支选择中，对其进行属性设置得到通道选择如下图作为所产生波形通道的选择。
在真假选择中通过右键增加输入分支分别为0、1、2、3，对应通道1、2、双通道及公式波形。
将基本函数发生器及其类型放条件结构内，其他输入控件放条件外，以供个条件连线方便使用。
（2）“基本函数发生器”模块及基本参数设置在程序框图中右键选择信号处理如下图(a),选中波形生成找到基本函图(a)数发生器共调用两个，此模块放条件结构内用于产生正弦波、方波、三角波等；“基本函数模块”基本参数设置：在前面板中，击右键，从Express中的数值输入控件中，选择旋钮输入控件，并将其拖入前面板中，之后，按住Ctrl键不放，一次拖动复制八个旋钮（如图（b）），并分别命名为“频率1”、“幅值1”、“幅值2”、“占空比1”、“相位1”，“相位2”、“偏移量1”、“偏移量2”（控制波形的上下平移）尤其是信号类型的输入控件，其中已经包含三角、方波、正弦波、锯齿波，若需要可通过属性中编辑项插入来添加各种波形。
双通道编码器
正交编码器（又名增量式编码器或光电式编码器），用于检测旋转运动系统的位置和速度。
正交编码器可以对多种电机控制应用实现闭环控制，诸如开关磁阻（SR）电机和交流感应电机（ACIM）。
一. 功能概述典型的增量式编码器包括一个放置在电机传动轴上的开槽的轮子和一个用于检测该轮上槽口的发射器/ 检测器模块。
通常，有三个输出，分别为：A相、B相和索引（INDEX），所提供的信息可被解码，用以提供有关电机轴的运动信息，包括距离和方向。
A相（QEA）和B相（QEB）这两个通道间的关系是惟一的。
如果A相超前B相，那么电机的旋转方向被认为是正向的。
如果A相落后B相，那么电机的旋转方向则被认为是反向的。
第三个通道称为索引脉冲，每转一圈产生一个脉冲，作为基准用来确定绝对位置。
编码器产生的正交信号可以有四种各不相同的状态（00，01，10，11）。
请注意，当旋转的方向改变时，这些状态的顺序与此相反（11，10，01，00）。
正交解码器捕捉相位信号和索引脉冲，并将信息转换为位置脉冲的数字计数值。
通常，当传动轴向某一个方向旋转时，该计数值将递增计数；而当传动轴向另一个方向旋转时，则递减计数。
选择“x4”测量模式，QEI逻辑在A相和B相输入信号的上升沿和下降沿都使位置计数器计数，可以为确定编码器位置提供更高精度的数据（更多位置计数）。
正交编码器接口（QEI）模块提供了与增量式编码器的接口。
QEI由对A相和B相信号进行解码的正交解码器逻辑以及用于累计计数值的递增/ 递减计数器组成。
QEI 模块包括：• 三个输入引脚，即两个相位信号和一个索引脉冲• 提供计数器脉冲和计数方向的正交解码器• 16 位递增/递减位置计数器• 计数方向状态• X2和X4计数分辨率• 两种位置计数器复位模式• 通用16 位定时器/计数器模式• 由QEI或计数器事件产生的中断二. 词汇汇总Quadrature encoder：正交编码器incremental encoder：增量式编码器linear displacement：线性位移 position counter：位置计数器index signal：索引信号wheel：轮integrate position over time：位置对时间的积分velocity：速度velocity-timer expiration：速度定时器发生计满返回 gray co de：格雷码miswiring：错误接线 lead：超前于 forward：正向backward：反向RPM＝revolutions per minute 转数／分divisor：除数（被除数÷除数＝商）predivider：预分频器（用来对时钟进行分频，以得到目标频率的时钟）power of 2 ＝2的n次幂（求n个相同因数a的乘积的运算叫做乘方（Power），乘方的结果叫做幂（Power），a叫做底数（base number），n 叫做指数（exponent）。
双通道数字示波器原理
双通道数字示波器原理
双通道数字示波器是一种用于测量和显示电信号波形的仪器，它具有两个输入通道，可以同时测量和显示两个信号。
双通道数字示波器的工作原理是通过将输入信号转换为数字信号，并将其存储在内存中进行进一步处理和显示。
首先，输入信号通过前置放大电路进行放大，然后通过采样电路将信号转换为数字信号。
采样电路将输入信号分成一系列离散的样本点，并使用模数转换器将其转换为对应的数字值。
转换完成后，数字信号会被存储在示波器内存中。
内存的大小决定了示波器可以存储的样本点数量，从而决定了示波器可以显示的时间范围。
在存储完成后，数字信号会通过数字信号处理单元进行进一步处理。
数字信号处理单元可以进行各种算法运算，如傅里叶变换、滤波等，以提取出信号的频率、幅度等特征。
最后，处理完成的信号会送到显示单元进行显示。
显示单元根据所选的设置，将存储的数字信号转换为波形并显示在示波器的屏幕上。
通过示波器的双通道功能，用户可以同时观察和比较两个信号的波形。
可以对比它们的相位差、幅度差等特征，以帮助分析和诊断电路问题。
总的来说，双通道数字示波器通过采样、转换、存储和处理输入信号，最终将其显示在屏幕上。
这种工作原理使得示波器成为了电子工程师和技术人员进行电信号分析和故障排除的重要工具。
示波器参数
附件1 数字存储示波器技术指标要求1、提供2个模拟通道，200MHz带宽2、2 GSa/s实时采样率3、时基范围：2ns/div-50s/div4、垂直灵敏度：1mv-10v/div5、5.6英寸QVGA（320×240），64k色TFT彩色液晶显示屏6、高达2000wfms/s波形捕获率7、支持1mV/div垂直档位8、边沿、脉宽、斜率、视频、交替触发功能9、支持上升下降沿同时触发，可观看眼图10、丰富的接口配置：标配USB Host，USB Device，RS-232，P/F Out，选配USB-GPIB附件2 任意波形函数信号发生器技术指标要求1.双通道输出，最高输出频率20 MHz，最小输出幅度为2mVpp。
2.双通道任意波特性：最大输出频率5MHz,波形长度4kpts，双通道中每个通道都可单独输出任意波。
3.可以存储和输出示波器采集的波形。
4.垂直分辨率14 bits。
5.内置频率计，频率范围100 mHz-200 MHz。
6.点阵液晶屏显示。
7.调制波形：调幅(AM)、调频(FM)、调相(PM)、频移键控(FSK)、扫频(SWEEP)、突发(BURST)。
8.标配接口：USB Device 接口支持与电脑直接通讯；USB Host支持USB存储驱动器和系统直接升级。
9.负载匹配50Ω—10kΩ以及高阻可调。
附件3 低频函数信号发生器技术指标要求（一）、性能要求：1.由度盘调节和指示频率值。
2.由6位数字频率计指示频率值，并且该频率计能外接单独使用。
3.由3位数字电压表指示输出电压。
4.能产生正弦波、方波、三角波、正向及反向脉冲波、正向及反向锯齿波、TTL和CMOS脉冲波。
5.脉冲波的宽度入锯齿波的斜率可调。
6.有VCF功能。
7.有直流偏置功能。
8.有TTL和CMOS同步输出。
（二）、主要技术参数：1.频率范围：0.1Hz～3MHz2.方波边沿：小于100Ns3.正弦波失真；小于1%(10Hz～100KHz)4.VCF范围：1:1000直流偏置范围：0～±10V连续可调5.输出幅度：大于20Vpp6.输出阻抗：50Ω7.频率计测频范围：10Hz～10MHz8.280×255×100mm（三）、工艺要求：要求内部电路板全部采用波峰焊技术。
网络阻抗测试仪报告
d江苏大学D题: 阻抗网络测试仪指导老师：徐雷钧参赛学生：顾世豪陈明明孟德华系院：电子信息工程学院专业：自动化电子科学技术电子信息科学技术 2012年8月网络阻抗测试仪（D题）摘要:本设计以 TI 公司 16 位超低功耗单片机 MSP430F169为核心，以矩阵键盘和12864液晶屏为人机交换界面。
利用两片AD9850芯片组成双路信号发生器，通过程序控制产生两路频率为1Hz-200KHz、相位差为90度的正弦波，经过低通滤波器滤除杂波，利用待测阻抗与基准阻抗分压电路和相敏检测器，检测出参考电压相量和阻抗电压向量在参考电压方向上的投影，并通过A/D芯片进行采样，将采样得到的电压信号送入单片机进行处理。
自由轴法的基本思想是：待测阻抗Zx和标准阻抗Zs串联，严格要求被测参数矢量在X、Y坐标轴上投影准确正交，然后分别测出待测阻抗、标准阻抗两端的矢量电压Ux和Us在直角坐标X、Y轴上的分量，最后送入单片机经过四则运算即可求出阻抗网络的阻抗值和阻抗角。
关键词：msp430；自由轴法；阻抗测量；AD9850目录一、系统方案 (3)1.1整体设计方案 (3)1.1.1主要模块方案比较与论证 (4)1.1.2信号发生器的设计方案 (4)1.1.3测量方法选择 (5)1.1.4程控放大器电路的设计方案 (6)二.主要模块硬件设计 (7)2.1单片机主控模块 (7)2.2按键输入与12864显示电路模块 (6)2.3 DDS双路正交正弦波产生电路模块 (7)2.4程控放大器电路模块 (7)2.5低通滤波电路模块 (8)2.6基准阻抗分压电路模块 (8)2.6相位检测电路和A/D转换电路模块 (9)2.7电源电路模块 (10)三、软件设计 (11)四、理论分析 (11)五、测量结果与分析 (12)六、测试仪器 (12)七、参考文献 (12)一、系统方案 1.1整体设计方案根据题目要求，系统可分为6个基本模块，包括单片机主控模块、DDS 模块、显示模块、按键输入模块、控制模块。
示波器的使用
课程名称：大学物理实验（一）实验名称：示波器的使用二、实验原理1、示波器主要包括：电子枪、偏转系统和荧光屏三部分。
垂直偏转系统（待测信号一般加在这个系统上）水平偏转系统（内部扫描电压加在这个系统上）图1 电子枪示意图图2 内部扫描电压显示图图3 不加信号时显示图图4 双通道加正弦信号显示图2.扫描频率和信号频率之间的关系：当扫描频率和信号频率一致时，周期一样，示波器上正好显示一个周期的信号。
（数字示波器横轴有12格，所以显示的比一个周期多一点）如果信号为频率为1KHz的正弦波，要在屏幕上看到一个完整周期的信号，扫描周期要调到0.1ms/div。
如果扫描频率小于信号频率，在屏幕会看到扫描频率变小。
3.触发扫描图5 触发扫描稳定地显示一个周期性的信号图6 触发扫描示意图4.李萨如图形李萨如图形原理：两个相互垂直的振动的合成X=A cos(ωt+φ) (1)Y=B sin(ωt+φ) (2)（X/A）2+(Y/B)2=1 (3)其中：ω：振动的频率φ：振动的相位频率不同时：f x/f y=n y/n x (4)其中： f x\f y：两个相互垂直的振动各自的频率 n y\n x ：x、y轴最多交点个数频率比与x、y轴最多交点个数成反比, 因此可以通过已知频率的正弦波信号去测未知频率的正弦波信号的频率。
图7 不同频率比下的李萨如图形图8 两个简谐运动的相位差90°时的李萨如图形图9 两个简谐运动的相位差45°时的李萨如图形图1 DS1052E双通道数字示波器示波器常用菜单（menu）介绍：1)measure（测量）：信源选择、电压测量、时间测量、清除测量、全部测量、关闭。
2)Acquirer（获取方式）：普通、平均、峰值检测。
3)storage（存储方式）：存储类型、波形存储、内部存储。
4)Cursor（kɜ:sə）（光标方式）：光标模式、光标类型、信源选择。
5)display（显示）：显示类型、清楚显示、波形保持、波形亮度。
正交双通道处理
特殊方法：采样频率fs=4f0/(2M-1)
2019/1/26
哈尔滨工业大学电子工程系
14
希尔伯特变换法
原理：将接收到的实回波信号认为实部，利用Hilbert变换 处理得到虚部，即可构成解析信号。若取原采样序列为I路 ，对其进行Hilbert变换获得Q路。
延迟(N-1)/2个样本 中频回波信号
f0
低通滤波 中频带通信号
A(t ) cos[2f 0t (t )]
A/D
I
低通滤波
sin(2f 0 t )
A/D
Q
2019/1/26
哈尔滨工业大学电子工程系
11
模拟正交双通道处理的缺点
由于I、Q两路模拟乘法器、低通滤波器本身的不一致性、不 稳定性，传统的模拟正交双通道处理具有如下缺点： 两路幅度一致性只能达到约0.5dB 两路相位正交误差约20 零漂比较大，长期稳定性不好 设一复正弦信号实虚部(对应I、Q两路)仅存在相位误差0，即
正交双通道处理
正交双通道处理定义：
中频回波信号经过两个相似的支路分别处理， 其差别仅是其基准的相参电压相位差900，这两路 称为：
同相支路(Inphase Channel)——I支路 正交支路(Quadrature Channel)——Q支路
目标回波模型——高频窄带过程
单目标回波信号频率(单基地主动雷达)：
sr (t ) a(t ) cos0t (t ) Re u(t )e j0t
式中包络 a(t )、 相位 (t )相对于
实回波信号频谱
0均是慢变化过程 ， 即信号带 宽 0
2019/1/26 哈尔滨工业大学电子工程系
f0
相位差可调的双通道信号发生器的设计
器件 ） 具有静态可重编程或在线 动态重构 的特性 ， 使得硬件 功能 可以像软件一样通过编程来修改 ， 不仅使设计修改变得 十分方便 ， 而且大大提高了电子 系统 的灵活性和通用能 力， 因此成 为 当今实现 电子系统 集成化 的重要手段 。本 文 用 Ｃ Ｌ 实 现 计 算 机 与 两 片 Ａ ９５ ＰＤ Ｄ ８２的输 人 接 口。 ＣＬ Ｐ Ｄ内部 电路如图 ４ 所示。 Ａ ９５ Ｄ ８２的接 口部分 主要 由三个锁存器 、一个 Ｄ触 发器 、 三个或门、 一个非 门组成 。 图中 ＤＯ Ｉ Ｉ－ Ｄ７为计算机 接 口电路 的数据总线 ， 用于给 Ａ ９５ Ｄ ８２传送数据 、 地址 和 控制信号 ；Ｉ－ ＡＯ Ｉ Ａ２为地址信号 ， 分别用来选通数据锁存 器（ １、 Ｕ ）地址锁存器（２ 和控制信号锁存器 （ ３ ； Ｕ） Ｕ ）ＷＲ为 锁存器 的写控制信号 ；Ｌ Ｉ Ｃ ＫＮ为参考时钟输入 ，由一个
正弦信 号发生器作 为 电子技 术领域 中最 基本 的 电 子仪器 ， 泛应用 于航空航 天测控 、 广 通信 系统 、 电子 对 频率 抗、 电子测量 、 科研等各个领域 中【２ １ｊ －。随着 电子信息技 控 制字 术 的发展 ， 对其性 能 的要求也越来越高 ， 如要求频率稳 图 １直 接 数 字 频 率 合 成 器 原 理 框 图 定性 高 、 换 速 度 快 ， 有 调 幅 、 频 、 相 等 功 能 ， 转 具 调 调 另 外还经常需要两路正弦信号不仅具有相同的频率 ， 同时 相位与频率控制字 Ｋ预置的相位增量相加 ， 以相加后的 要有 确定 的相位 差 。 结果形成正弦查询表的地址 ； 取出表中与该相位对应的 要实现两路信号具有确定 的相位差 ， 通常有两种 实 单元 中的幅度量化正弦函数值 ， Ｄ Ａ转换器输 出模拟 经 ／ 现方 法 ： 一种是 采用移 相器实现 ， 如阻容移相 网络 、 电感 信号 ，再经低通滤波器平滑得到符合要求 的模拟信号 。 移相器 、 感应分压器移相器等 。这种方法有许多不足之 相位 累加器 的最 大计数 长度 与正弦查询表 中所存储 的 处， 如移相精度受元件特性的影响大 、 移相精度差 、 移相 相位分隔点数相同 ，由于相位 累加器的相位增量不同 ， 操作不方便 、 移相角受负载和时间等因素的影响而漂移 将导致一周期 内的取样点数不 同 ， 在取样频率 （ 由参考 等； 另一种是采用数 字移相技术 ， 这是 目前移相技术 的 时钟频率决定 ） 不变 的情况下 ， 出信号的频率也相应 输 潮流［。数字移相技术 的核心是先将模拟信号或移相角 ［ ３ ］ 变化 。如果设定 累加器 的初始相位 ， 则可 以对输 出信号 数字化 ， 移相后 再还原 成模拟 信号 。本 文 采用直 接数字 进行相位控制 。 频率合成技术设计 了双通道正弦信号发生器 ， 以输 出 可 由采样原理 可知 ，如果使 用两个相 同的频 率合成 两路频率相 同、 相位差可调的正 弦信号 。两通道还可以 器， 使其参考时钟相 同 ， 并 同时设定相 同的频率 控制字 、 独立使用 ， 分别进行调频 、 调幅及调相。 该信号发生器具 不 同的初始相位 ， 么在原理上就具备 了实现输 出两路 那 有频率稳定度高及调频 、 调相迅 速 的优点 。 具 有一 定相位差 的 同频信 号 的可能性 。 １直接数字频 率合成器 的基本原理 Ａ ９５ Ｉ Ｄ ８２是 Ａ 公司生产 的高集成度 的频率 、 Ｄ 相位 、 频率合成是指对一个标 准信 号频率经过 一 系列 算 幅度可调 的直接数字频率合成器 ，内部集成 了高性能 术运算 ， 产生具有相 同精度和稳定度 的大量离散频率 的 Ｄ Ａ转换器 、 ／ 高速 比较器 、 程序寄存器 、 参考时钟倍频器 技术 。频率合成有多种实现方法 ， 中直接数字频率合 其 及可实现各种运算 的高性能 的数字控制单元 ， 并且可 以 成技术与传统频率合成技术相 比具有难 以比拟的优点， 实现全数字编程控制 。Ａ ９５ Ｄ ８２的输 出信号频率控制字 如频率切换速度快、 分辨率高、 频率和相位易于控制等［ｓ ａ｝ － 为４ ， ８位 使输 出频率调节分辨率达到 １ ， Ｍ ｚ 输出信号 Ｈ 因此 得 到越来越 广 泛 的应 用 ， 为 当今 现代 电子 系 统及 成 的频率范围可从直流到 １０ Ｈ ，相位调节控制字为 １ ５Ｍ ｚ ４ 设 备 中频率 源设计 的首 选 。 位 ，相位调节分辨率为 ００２ ，幅值调节控制字为 １ ． ０ ２ ２ 直接数字频 率合 成器 由参 考 时钟 、相位 累加 器 、 正 位。本文所设计 的信号发生器 以两片 Ａ ９５ Ｄ ８２为核心。 弦查 询表 和 Ｄ Ａ转换器组 成 ， ／ 如图 １ 所示 。 ２ 信号发生器的硬件设计 直接数字频率合成技术 是根据 相位 间隔对正 弦信 信号发生器 由计算机 、 口电路 、 Ｐ Ｄ、 接 Ｃ Ｌ 频率合成芯 号进行取样 、 量化 、 编码 ， 然后储存 在 Ｅ Ｒ Ｍ 中构成一 ＰＯ 片、 低通滤波器组成 ， 其组成框 图如图 ２ 所示 。 计算机通 个正弦查询表 。频率合成时 ， 相位累加器在参考时钟的 过接 口电路 和 Ｃ Ｌ Ｐ Ｄ分别 给两片频率合成 芯片 Ａ ９５ Ｄ ８２ 作 用下对 时钟 脉 冲进行 计数 ， 同时将 累加 器输 出的累加 送人频率控制字 、 相位控制字 和幅值控制字 ， 使其 输出
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AD9858 1000
5 3.3/5 3.3/5 3/3.3/5 3.3
3.3
3.3
300 480 1150 50 1200
1200
2000
经济，并行输入，内置D/A转换器。
内置比较器和D/A转换器。
可编程数字QPSK/16-QAM调制器。
内置比较器、D/A转换器和时钟6倍频器。 内置12位的D/A转换器、高速比较器、线性调 频和可编程参考时钟倍频器。 内置12位两路正交D/A转换器、高速比较器和 可编程参考时钟倍频器。 内置10位的D/A转换器、150MHz相频检测器、 充电汞和2GHz混频器。
设相位累加器的位宽为2N, Sin表的大小为2p,累加器的 高P位用于寻址Sin表.时钟Clock的频率为fc, 若累加器 按步进为1地累加直至溢出一遍的频率为
若以foMut 点= 为2fNc步长,产生的信号频率为
fout =
M称为频率控制字
M
⋅
fc 2N
该DDS系统的核心是相位累加器，它由一个加法器和一个位 相位寄存器组成，每来一个时钟，相位寄存器以步长增加，
AD公司的产品
• AD9859 400 MSPS 10-Bit DAC 1.8 V CMOS Direct Digital Synthesizer
• AD9951 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer
• AD9952 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer with High Speed Comparator
初始位置，整个DDS系统输出一个正弦波。输出正弦波周期
为
To
=
Tc 2 N M
频率为
fout
=
M
⋅ fc 2N
• 频率控制字与输出信号频率和参考时钟频率之间的 关系为：
•
M = ( fout • 2N ) fc
0 ≤ M ≤ 2N −1
• 其中N是相位累加器的字长。频率控制字与输出信 号频率成正比。由取样定理，所产生的信号频率不 能超过时钟频率的一半，在实际运用中，为了保证 信号的输出质量，输出频率不要高于时钟频率的 33%,以避免混叠或谐波落入有用输出频带内。
A23~A0
CLK0
频率字 24位 ∑
A23~A14
Sin 波形
24位
ROM1
∑ B9~B0
K1
CLK0
加法器
相位字
锁存器 φ1
CLK0
相位累加器
C23~C0
C23~C14
Sin 波形
频率字 24位 ∑
24位
ROM2
∑ E9~E0
K2
CLK0 加法器 锁存器
相位字 φ2
CLK0
FPGA
DAC
放大器
XY
相位差可调的双通道信号发生器 （ 本科组大二 ）
（李萨育图形信号发生器）
一、任务 设计并制作一个两路输出的、频率和相位差
可步进调节的正弦波信号发生器。
一、任务 设计并制作一个两路输出的、频率和相位差可 步进调节的正弦波信号发生器。
二、技术指标
1． 基本要求
（1）输出电压波形应尽量接近正弦波，电压峰峰 值为2V左右的正弦波；
典型高速DAC芯片位数及速率
型号 AD9764 AD9762 AD9760 AD9708 AD9701 MAX555 DAC600 DAC650
位数 14 12 12 8 8 12 12 12
速率 100MHz 125MHz 100MHz 100MHz 250MHz 300MHz 256MHz 500MHz
（2）输出频率f范围为5Hz～10kHz，步进频率调节 ⊿f<=5Hz；
（3）相位差Φ调节范围 5°～360°, 相位差调节 ⊿Φ=5°；
（4）两路信号的频率比有1:1，2：1，3：1三个档 位设置； （5）数字显示两路信号的相位差和频率比。
2． 发挥部分
（1）两路信号的输出峰值1～5V可调，步进小于0.5V; （2）输出频率f范围为11Hz～100kHz,步进频率调节
• AD9953 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer with 1024x32 RAM
• AD9954 400 MSPS 14-Bit DAC 1.8V CMOS Direct Digital Synthesizer with 1024x32 RAM, Linear Sweep Block, And High Speed Comparator
三相正弦信号
Cyclone II FPGA系列简介
Altera Cyclone II采用全铜层、低K值、1.2伏SRAM工艺设计, 裸片尺寸被尽可能最小的优化。采用300毫米晶圆,以TSMC成功的 90nm工艺技术为基础,Cyclone II器件提供了4,608到68,416个逻辑 单元（LE）,并具有一整套最佳的功能,包括嵌入式18比特x18比特 乘法器、专用外部存储器接口电路、4kbit嵌入式存储器块、锁相环 （PLL）和高速差分I/O能力。
方案二：采用锁相式频率合成器CD4066，利用锁相环，将压控 振荡器（VCO）的输出频率锁定在所需频率上，该方案性能良 好，但难以达到输出频率覆盖系数的要求，且电路复杂，不适 于产生低频信号。
方案三：采用单片机控制动态生成程序。该方法引入动态编程 和吞时钟技术，使用89S51可产生50kHz的正弦波，不能达到指 标要求。单片机在此不仅是控制器，还是信号发生器，用软件 产生正弦波，节省硬件开销。
Cyclone III FPGA系列简介
DDS
这种技术的实现依赖于高速数字电路的产生，目 前， 其工作速度主要受D/A变换器的限制。利用正弦信号的 相位与时间呈线性关系的特性，通过查表的方式得到信 号的瞬时幅值，从而实现频率合成。
DDS具有超宽的相对宽带，超高的捷变速率，超细 的分辨率以及相位的连续性，可编程全数字化，以及可 方便实现各种调制等优越性能。
inst
q[9..0]
存储器
lpm_counter0
clock
up counter
q[9..0]
inst1
计数器
add_8
dataa[7..0]
datab[7..0]
inst10
A A-B
B
result[7..0]
加法器
lpm_latch0
data[9..0] gate
inst13
q[9..0]
锁存器
• 在图中，相位累加器输出位并不全部加到查询表， 而要截断。相位截断减小了查询表长度，但并不影 响频率分辨率，对最终输出仅增加一个很小的相位 噪声。DAC分辨率一般比查询表长度小2~4位。
通常用频率增量来表示频率合成器的分辨率，DDS
的最小分辨率为
Δf min
=
fc 2N
这个增量也就是最低的合成频率。最高的合成频率
实现DDS的几种技术方案
• 1, 采用高性能DDS单片电路的解 决方案
• 2, 采用分立IC电路系统实现,一般 有CPU,RAM,ROM,D/A,CPLD,模拟 滤波器等 组成
• 3, CPLD,FPGA实现
D/A转换器芯片及其接口电路
例如：满足速度、精度、分辨率及经济性能要求的有： ► 通用、廉价的D/A转换器：AD1408、AD7524、AD558。 ► 高速、高精度D/A：AD562、AD7541。 ► 高速D/A：AD561、DAC-08。 ► 高分辨率D/A：DAC1136、DAC1137等。 为了应用的灵活性，有： ► 可选择输出电压双极性的：AD7524。 ► 芯片内带有数字寄存器可与CPU数据总线直接相连的AD558、 AD7524。
但存在杂散大的缺点，限于数字电路的工作速度, DDS的频率上限目前还只能达到数百兆,限制了在某些 领域的应用。
型号
最大工作 (MHz)
AD9832 25
AD9831 25
AD9833 25
AD公司的DDS芯片产品
工作电压 （V）
最大功耗 （mw)
备注
3.3/5
120
小型封装，串行输入，内置D/A转换器。
D/A转换器的典型应用
3.数字式可编程增益衰减器
vO
=−
vI 210
9
∑
Di
2i
i=0
=−
D 210
× vI
增益小于1
2 串行D/A转换器TLC5615接口
• 数/模转换器从接口上可分为两大类：并行 接口和串行接口。
•
003 : 208;
•
004 : 20C;
•
005 : 20F;
•
006 : 212;
•
007 : 215;
•
008 : 218;
•
009 : 21B;
•
00a : 21E;
• ……..
3fd : 1F6;
•
3fe : 1F9;
•
3ff : 1FC;
• END;
正弦信号数据文件
lrom1
address[7..0] clock
方案四：采用FPGA直接数字频率合成器（DDS），可用硬件或 软件实现。即用累加器按频率要求对相应的相位增量进行累加， 再以累加相位值作为地址码，取存放于ROM中的波形数据， 经D/A转换、滤波即所得需要波形。方法简单，频率稳定度高， 易于控制。
DDS原理
• 工作过程为:
• 1, 将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形.