电子线路实验Ⅱ课程设计报告-用MAX plusⅡ进行设计和仿真
电子技术2.电路仿真实验报告
《电子技术Ⅱ课程设计》总结报告姓名学号院系班级指导教师年月一、目的和意义该课程设计的目的是让学生掌握电子电路计算机辅助分析与设计的基本知识和基本方法，培养学生的综合知识应用能力和实践能力，为今后从事本专业相关工程技术工作打下基础。
这一环节有利于培养学生分析问题、解决问题的能力，提高学生全局考虑问题、应用课程知识的能力，对培养和造就应用型工程技术人才将起到较大的促进作用。
二、任务和要求本次课程设计的任务是在教师的指导下，学习Multisim仿真软件的使用方法，分析和设计完成3个项目的电路设计与仿真。
完成该次课程设计后，学生应达到以下要求：1、巩固和加深对《电子技术2》课程知识的理解；2、会根据课题需要选学参考书籍、查阅手册和文献资料；3、掌握仿真软件Multisim的使用方法；4、掌握简单模拟电路的设计、仿真方法；5、按课程设计任务书的要求撰写课程设计报告，课程设计报告能正确反应设计和仿真结果。
三模拟电路的设计和仿真(一)单管共射放大电路1 理论分析（1）原理图单管共设放大电路电路图1-1（2）静态分析：A R U V I bBEQcc BQ μ19.40=-=mA I I BQ CQ 007.2=≈V R I V U C CQ CC CEQ 979.5=-= （2）动态分析：Ω=0.963k Ω0.03886V-3V0.963 k Ω,k Ω3.78998.9331.7830-=-==∙∙∙iu U U AΩ=Ω=Ω==954954.0481.10998.9k k I U R i i i 电路中负载电阻L R 开路，虚拟表测得V U 567.1'0=，则Ω=Ω⨯-=-=k k R U U R L 004.33)1783.0567.1()1(0'00（3）单管放大电路Multisim 仿真：如图1－2图1－2 2 仿真结果示波器图形图1－3图1－3图1－4万用表读数如图1－5图1-5单管共射交流分析图表如图1-6图1-63 仿真结果分析观察单管共射放大电路仿真后，可从虚拟示波器观察到ui和u0的波形图如上图所示，图中波动幅度较小的是ui波形，波动幅度较大的是u0波形。
max+plus2数电实验报告小红书
max+plus2数电实验报告小红书实验目的实验原理实验器材实验步骤实验结果实验分析实验结论实验目的本次实验旨在通过实践探究max+plus2数电的工作原理和应用，在实验中加深对数电原理的理解，同时提高实验操作能力和解决问题的能力。
实验原理max+plus2数电是一种常用的数字电路开发板，它集成了多种数字电路模块，可进行逻辑设计和数字信号处理等实验。
其主要原理是通过编程控制和数字信号的处理，在实验中能实现各种数字逻辑电路的功能。
实验器材本次实验所需的器材如下：1. max+plus2数电开发板2. 电源线3. 连接线4. 逻辑门模块5. LED灯模块6. 开关模块实验步骤1. 将max+plus2数电开发板连接到电源线，并将电源线插入电源插座，确保电源正常供应。
2. 根据实验设计的逻辑电路图，将逻辑门模块、LED灯模块和开关模块连接到max+plus2数电开发板的相应端口。
3. 打开开发板的电源开关，确保电源正常供电。
4. 编程控制max+plus2数电开发板，将相应的逻辑电路图转化为代码，并加载到开发板中。
5. 通过操作开发板上的开关，观察LED灯的亮灭情况，检查逻辑电路的功能是否正常。
实验结果经过一番调试和观察，实验结果如下：1. 当开关处于某个特定状态时，LED灯亮起。
2. 当开关处于其他状态时，LED灯熄灭。
实验分析通过实验结果的观察和分析，我们可以得出以下结论：1. max+plus2数电开发板可以通过编程控制，实现各种逻辑电路的功能。
2. 实验中所使用的逻辑门模块、LED灯模块和开关模块均能正常工作，与开发板配套使用效果良好。
3. 通过实验，我们进一步理解了逻辑电路的原理和工作方式。
实验结论本次实验通过实践操作max+plus2数电开发板，验证了其能够实现逻辑电路的功能。
实验结果表明，max+plus2数电开发板具有良好的稳定性和可靠性，可以作为数字电路实验的理想工具。
通过这次实验，我们不仅提高了实验操作能力，也深化了对数电原理的理解，为进一步学习和应用数字电路奠定了基础。
MAXPLUSII数字仿真电路教程
新建Graphic Editor file,这个文件用来画电路图。
1点击2点击在画布上双击或右键第一项，会弹出器件放置对话框，以2端输入的与门为例名称为and2，(还有and3，and4，or2，nand2，not等，对于74LSXXX等器件，名称应改为74XXX,即去掉字母)双击输入器件名称用同样的方法，输入器件input和output，这主要是用来设置仿真波形的输入输出端口。
下图已经完成。
保存一下，设置文件名双击然后选择菜单file-->project-->set project to current file，如下图下面进行编译，否则在下面的仿真波形文件中无法找到输入输出端口，在菜单项中选择MAX-plus II Compiler出现下面对话框，Start吧，应该没有什么问题，如果有应检查电路连线，有时会貌似连上的。
下图已经成功了下面应建立波形文件，用于设置输入数字信号选择上如下最好先保存一下在菜单项中选择Node Enter Nodes from SNF,点击后，出现如下对话框，点击list选择观测的端口（我全选了），然后点击如下点击之出现在电路图中设置的输入输出端口点击出现如下界面，设置输入端口下面是设置b 为周期信号过程，选择b ，点击如下对于a ，任选一段，设为1，如下,然后保存一下输入文本清零置一设为未知态设为高阻态反转当前信号设为周期信号用数字设置信号 用数字设置信号，仅对组信号有效点击 初始值周期选择菜单项MAX＋plus II Simulator, 弹出如下对话框，Start成功了C为输出结果将a和b组合的方法，同时选择a和b ，点击右键选择Enter Group…,然后弹出对话框，起个名子，OK进制选择效果如下library ieee;use std_logic.1164_all;entity name_1 isport(a,b:in bit;f:out bit);end name_1;architecture name_2 ot name_1 is beginprocess(a,b)variable tmp: bit_vector(0 to 1); begintmp:=a&b;case tmp iswhen"00"=>f<='1';when"01"=>f<='1';when"10"=>f<='1';when"11"=>f<='0';end case;end process;end name_2;。
电子线路实验Ⅱ课程设计报告_用MAX plusⅡ进行设计和仿真
南京信息工程大学电子线路实验Ⅱ课程设计报告电子与信息工程学院07通信工程（2）班姓名：学号：2009.6.1实验题目：用MAX+plusⅡ进行设计和仿真。
实验目的：(1)学习软件的使用方法及VHDL程序的基本语法；(2)用MAX+plusⅡ进行门电路、组合逻辑电路、触发器、可编程逻辑器件和时序电路等的仿真。
实验内容：一、MAX+plusⅡ软件的设计流程1）设计输入点击新建图标弹出如图1.1所示的新建文件类型对话框。
选取“Text Editorfile”使用文本设计方法，在弹出的文本编辑器中输入VHDL语言是设计代码并存盘，窗口显示如图1.2.下面以一个2输入与门的设计为例来描述这一操作。
图1.1 先输入源代码并存盘，文本编辑框效果如图 1.2所示。
将此文件保存为and2.vhd。
注意保存文件时一定要选择“vhd”的文件后缀，文件名必须与实体名相同。
另外，保存该文件的文件夹不能用中文命令，也不能为根目录。
这里是新建一个名为example的文件夹来保存and2.vhd文件的。
图1.2当要打开已存盘的文件时则可点击左上角的，在弹出如图1.3所示Open对话框中“Show in List”栏内，选中要打开的文件类型,再选中VHDL程序所在的文件夹，，在“Files：”框内选中VHDL程序名，这时在“File Name”栏里将显示相应VHDL程序的文件名。
点击“OK”按钮，就会弹出要打开的文件窗口。
2）新建一个项目在编辑并保存VHDL程序后，准备对其编译前，一定要先将该VHDL程序所对应的文件指定为一个项目。
新建一个项目的过程如下：在主菜单中选择“File”→“Project”→“Name…”，打开如图1.4所示的项目名称选择对话框。
在对话框“Directories”栏中，选择项目文件所在的文件夹，再在左边的“File”框里选中要建立项目的VHDL文件名，此时在“Project图1.3 图1.4Name”框内将显示要建立项目的VHDL文件名，再点击“OK”，回到初始界面。
电子线路设计 实验报告
电子线路设计实验报告一、实验目的本次实验旨在通过设计和搭建电子线路，掌握电子线路搭建与调试的基本技能，加深对电子线路原理的理解，并能熟练运用相关软件进行模拟与仿真。
二、实验原理本实验选取了一个常见的电子线路——放大电路作为设计对象。
放大电路是一种将输入信号放大的电子线路，由一个或多个放大器组成，常用于音频放大、视频信号处理等领域。
设计一个放大电路的基本步骤如下：1. 确定放大电路的参数要求，包括输入信号幅值、放大倍数、最大输出幅值等。
2. 选择合适的放大器型号。
3. 根据放大电路要求，计算电路中的元件数值。
4. 利用软件进行电路模拟与仿真，查看电路的输出情况。
5. 搭建实际电子线路，进行调试。
三、实验过程本次实验以设计一个音频放大电路为例进行说明。
1. 确定放大电路参数要求假设我们的放大电路要求输入信号幅值为0.1V，放大倍数为50，最大输出幅值为5V。
2. 选择放大器型号根据放大电路参数要求，我们选择了一款标称放大倍数为100的放大器。
3. 计算电路中的元件数值根据放大器的输入阻抗和电压放大倍数公式，我们可以计算出电路中的元件数值：- 输入电阻：RI = Vin / Iin = 0.1V / 0.001A = 100Ω- 输出电阻：Ro = 1.8Ω- 输入电容：CI = 10uF- 输出电容：Co = 100uF- 反馈电阻：Rf = (Av + 1) * Ro = (50 + 1) * 1.8Ω= 90Ω4. 电路模拟与仿真利用电子线路设计软件，我们可以对电路进行模拟与仿真。
通过输入目标信号，观察电路的输出情况，优化电路设计。
5. 搭建实际电子线路根据模拟与仿真结果，我们可以在实验室搭建实际的电子线路。
按照之前计算的元件数值，选择相应型号和数值的电阻、电容进行连接。
使用万用表等工具进行电路的调试和测试。
四、实验结果经过实验，我们成功搭建了一个音频放大电路，并在实验中得到了相应的结果。
将不同幅值的音频信号输入到放大电路中，观察输出信号波形。
实验二 全加器的设计
实验二全加器的设计一、实验目的1、掌握MAX+plus 软件的使用方法。
2、掌握层次化设计方法：底层为文本文件，顶层为图形文件。
3、通过全加器的设计掌握利用EDA软件进行电子线路设计的过程。
二、实验设备1、计算机2、MAX+plus II软件及实验箱三、实验原理加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。
全加器，全加器是实现两个一位二进制数及低位来的进位数相加（即将三个二进制数相加），求得和数及向高位进位的逻辑电路。
所以全加器有三个输入端（A，B，C）和两个输出端SO，CO）。
1、逻辑关系：CO=AB SO=AB+BA=A⊕B语句：SO<=NOT(A XOR (NOT B))CO<=A AND B2、逻辑关系：语句：SO<=NOT(A XOR (NOT B)); CO<=A AND B;SO=A⊕B⊕C CO=AB+CA+CB四、实验内容1、半加器的设计：完成源程序的编辑、编译、仿真。
2、两输入或门的设计：完成源程序的编辑、编译、仿真。
3、全加器的设计：完成源程序的编辑、编译、仿真。
五、实验步骤1、启动MAX+plus II 10.0 软件2、底层文件：新建文件文本文件：（1）File \ New \Text Editor File（2）在文本文件上输入代码（3）保存文本文件：File\Save\H-adder.vhd 扩展名为*.vhd（4）设置为当前文件：点击File\Project\set project to current file 设置项目为当前文件（5）编译1）选择芯片型号：点击Assign\Device：Ep1k30QC208-32）编译:点击MAX+plus II \ Compiler \ Start 开始编译,生成.pof 文件(CPLD) （6）仿真1）启动ＭaxplusII\Ｗavefrom editor 菜单，进入波形编辑窗口；2）导入输入输出节点：将鼠标移至空白处并单击鼠标右键，Enter Nodes from SNF 将欲仿真的所有Ｉ／Ｏ管脚加入。
利用MAX+PLUSⅡ设计数字电路
型
收稿 日期 ：２ ０ —０ —２ ０２ ２ ２
± Ｉ ＵＳ１ 设计Ｉ － 电路 ｔ－ Ｔ
利 用 ＭＡＸ￣Ｐ ＵＳⅡ设 计 数 字 电路 Ｌ
Ｄｅ ｉｎ ａＤｉｉａ ｒ ｕｔｂ ＡＸ ＋ Ｐ ｓｇ ｇ ｔｌＣｉｃ ｉ ｙ Ｍ ＬＵＳＩ
输 入阶段 ，改正错误输 入或调整 电路 ，重复上述过程 。
３ 举例 说明 用 ＭＡ Ｘ＋ Ｐ Ｕ Ｌ ＳⅡ设 计 数 字 电 路
一
（） １ 设计 输入
选取窗 口菜单Ｆｌ￣Ｏｐ ｎ 建 立新 ｉ ｅ ｅ，
位 全 加 器 的设 计 ：
文 件 ． 可 以 采 用 原 理 图 输 入 、 ＨＤ ，（ ｒｗａｅ Ｉ Ｈａｄ ｒ
（ ）原 理 图 输 入 １
用 ＡＮＤ２ ，ＯＲ３ ，ＸＯＲ 组 成 ） 言描述 、Ｅ Ｉ ｅｃｉ ｉ ａ ｇ ａ ｅ 语 ｐｏ Ｄ Ｆ网表读人 及波
形 输 入 等 方 式 。 存 文 件 ， 定 项 目名 称 与 文 件 名 相 同 。 保 指
Ｓ ｍｂ ｌ 在 ＼ ｘ ｌｓⅡ＼ ｘ １ ＼ ｒ 处 双 击 ， 在 ｙ ｏ一 ｍａ ｐｕ ｍａ ２ｉ ｐｉ ｂ ｍ
选 取 窗 口菜单 ＭＡＸ—Ｐ Ｉ ＵＳⅡ 一
维普资讯
‘ 代 电子 技 术 》 ０ ２年 第 ４期 总 第 １ ５期 现 ２０ ３
的灵 活性 ，可 以控制对 单器 件 或多 器件 的仿 真 。可 以 使 用 ＭＡＸ４Ｐ －Ｉ ＵＳⅡ的波形 编 辑程 序直 接 画出波 形
Ｍ ＡＸ— Ｐ ， Ｉ ＵＳⅡ还 提 供 了 丰 富 的 帮 助 库 ， 设 计 人 员 可 以 随 时 利 用 他 来 帮 助 解 决 问题 。 ２ ＭＡ Ｘ＋ Ｐ ＳⅡ的 设 计 步 骤 ＩＵ Ｍ ＡＸ—Ｐ Ｉ ＵＳⅡ的 设 计 步 骤 如 图 １所 示 。
EDA与电子技术课程设计教案MAXPLUSII使用指导uwe
PLD简介
数字集成电路的发展过程： 电子管 晶体管 小中规模集成电路（SSI，MSI） 大规模集成电路（LSI） 超大规模集成电路(VLSIC) 具有特定功能的专用集成电路(Application Specific Integrated Circuit ASIC)
设计过程
步骤
进入Windows操作系统，打开MAX+Plus2；启动File\Project\Name 菜单，输入设计文件的名称(给出文件存储路径）；点击Assign\Device菜单，选择器件（EPM7128SLC84-6或EPF10K10LC84-4）；启动File\New菜单，选择Graphic Editor，打开原理图编辑器；
PLD发展过程
早期： PROM、 EPROM 、EEPROM 70年代中期：Programmable Logic array PLA 70年代末：美国MMI公司Programmable array Logic PAL 80年代中期：Altera公司Generic Array Logic GAL 共同特点：低密度PLD，结构简单，设计灵活， 规模小，难以实现复杂的逻辑功能。
模块名（必须和存储时的名称相同）
端口列表
说明部分
模块主体
结束行
注释部分
模块定义行
事件控制的Always语句，一直监测输入信号，只要有变化，就执行下面的块语句。
Case语句Case(敏感表达式）值1：块语句1；值2：块语句2；……default:块语句n+1;endcase
module decoder(out,in);output[7:0] out;input[2:0] in;reg[7:0] out;always@(in)begincase(in)3'd0:out=8'b00000001;3'd1:out=8'b00000010;3'd2:out=8'b00000100;3'd3:out=8'b00001000;3'd4:out=8'b00010000;3'd5:out=8'b00100000;3'd6:out=8'b01000000;3'd7:out=8'b10000000;endcaseendendmodule
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
南京信息工程大学电子线路实验Ⅱ课程设计报告电子与信息工程学院07通信工程（2）班姓名：学号：2009.6.1实验题目：用MAX+plusⅡ进行设计和仿真。
实验目的：(1)学习软件的使用方法及VHDL程序的基本语法；(2)用MAX+plusⅡ进行门电路、组合逻辑电路、触发器、可编程逻辑器件和时序电路等的仿真。
实验内容：一、MAX+plusⅡ软件的设计流程1）设计输入点击新建图标弹出如图1.1所示的新建文件类型对话框。
选取“Text Editorfile”使用文本设计方法，在弹出的文本编辑器中输入VHDL语言是设计代码并存盘，窗口显示如图1.2.下面以一个2输入与门的设计为例来描述这一操作。
图1.1 先输入源代码并存盘，文本编辑框效果如图 1.2所示。
将此文件保存为and2.vhd。
注意保存文件时一定要选择“vhd”的文件后缀，文件名必须与实体名相同。
另外，保存该文件的文件夹不能用中文命令，也不能为根目录。
这里是新建一个名为example的文件夹来保存and2.vhd文件的。
图1.2当要打开已存盘的文件时则可点击左上角的，在弹出如图1.3所示Open对话框中“Show in List”栏内，选中要打开的文件类型,再选中VHDL程序所在的文件夹，，在“Files：”框内选中VHDL程序名，这时在“File Name”栏里将显示相应VHDL程序的文件名。
点击“OK”按钮，就会弹出要打开的文件窗口。
2）新建一个项目在编辑并保存VHDL程序后，准备对其编译前，一定要先将该VHDL程序所对应的文件指定为一个项目。
新建一个项目的过程如下：在主菜单中选择“File”→“Project”→“Name…”，打开如图1.4所示的项目名称选择对话框。
在对话框“Directories”栏中，选择项目文件所在的文件夹，再在左边的“File”框里选中要建立项目的VHDL文件名，此时在“Project图1.3 图1.4Name”框内将显示要建立项目的VHDL文件名，再点击“OK”，回到初始界面。
至此，指定的VHDL程序就成为当前的项目了。
3）进行编译。
修改错误启动编译窗口的方法是选择主菜单“MAX+plusⅡ”的“Compiler”选项，此时会弹出如图1.5所示的“Compiler”子窗口。
其中“Start”是用来确定开始编译的按钮，点击“Start”按钮就会开始编译。
图1.54 ）波形分析——仿真波形仿真的目的是通过给定设计输入波形，观察输出波形，检查设计是否符合要求。
（1）建立波形输入文件①点击新建按钮，打开新建文本对话框，选择“Waveform Editor File（.scf）”项，选择“OK”，就会出现波形编辑器窗口。
②点击节点“Node”选项，在下来菜单中选择“Enter Nodes from SNF…”选项，打开如图1.6所示对话框。
在图中单击“List”按钮，可在“Available Node & Groups”区看到设计中的输入/输出信号，单击按钮“=>”后可对这些信号进行观测。
③单击“OK”按钮，可看到波形编辑窗口中加入了输入/输出节点。
图1.6④从菜单“File”中选择“Save”，将波形文件保存为“and2.scf”.(2)为输入信号建立输入波形从菜单“File”中选择“End Time…”，将框中的1.0us修改为1.0ms。
再在“Option”中选择“Grid Size”，将100ns改为100us。
再在“View”中选择“Fit in window”，出现合适的波形编辑窗口。
要将信号“b”从0 us到1000 us的整个时段，设置为赋值周期为200 us 的方波，其步骤是;先单击“b”将其选中，再单击按钮弹出对话框后不做任何改变，单击“OK”，即可生成“b”的输入波形。
如要将信号“a”在100 us~300 us和700us~900us时间段设置为‘1’,其他时间都为‘0’，则可进行如下操作:通过拖动鼠标分别选中信号在100us~300us和700us~900us间的波段，使其呈黑色，再单击按钮就可完成设置。
将其保存，至此得到输入波形：（2）运行仿真器，进行时序仿真（3）从菜单“MAX+plusⅡ”选择“simulator”，打开如图所示1.7所示的仿真器。
单击按钮“Start”，开始仿真，仿真完毕后，单击按钮“OpenScf”，就打开了如图1.8所示的仿真结果波形。
图1.7图1.8通过输出波形与输入波形的关系的分析，可以得出结论——所设计的与门逻辑功能正确。
到此，2输入与门的功能仿真全部完成。
二、用MAX+plusⅡ对门电路进行仿真1）输入与非门的VHDL程序源代码并存盘。
新建一工程名为“nand2.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“nand2.scf”。
将信号“b”从0 us到1000 us的整个时段设置为赋值周期为200 us的方波（初始为零），“a”在100 us~300 us和700 us~900us时间段置‘1’，其余时间都为‘0’，保存后运行仿真器，最终所得结果如图2.1所示。
图2.12）输入或门的VHDL程序源代码并存盘。
新建一工程名为“or2.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“or2.scf”。
将信号“b”从0 us到1000 us的整个时段设置为赋值周期为200 us的方波（初始为零），“a”在100 us~200 us和600 us~800us时间段置‘1’，其余时间都为‘0’，保存后运行仿真器，最终所的结果如图2.2所示。
图2.2通过输出波形与输入波形的关系的分析，可以得出结论——所设计的各门逻辑功能正确。
到此，各门的功能仿真全部完成。
三、用MAX+plusⅡ对组合逻辑电路进行仿真1）输入3线-8线译码器的VHDL程序源代码并存盘。
新建一工程名为“decoder38.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“decoder38.scf”。
将信号“a”从0 us到1000 us的整个时段设置为赋值周期为50 us的波形，保存后运行仿真器，最终所的结果如图3.1所示。
图3.12）输入8线-3线优先编码器的VHDL程序源代码并存盘。
新建一工程名为“encoder83.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“encoder83.scf”。
各输入信号的设置如图 3.2所示，保存后运行仿真器，最终所的结果如图3.2所示。
图3.23)输入四选一数据选择器的VHDL程序源代码并存盘。
见图3.3（1）图3.3（1）新建一工程名为“mux41.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“mux41.scf”。
各输入信号的设置如下图所示，保存后运行仿真器，所的结果如图3.3（2）所示。
图3.3（2）通过输出波形与输入波形的关系的分析，可以得出结论——所设计的各组合逻辑电路功能正确。
到此，各组合逻辑电路的功能仿真全部完成。
四、用MAX+pusⅡ对触发器进行仿真1)输入同步D触发器的VHDL程序源代码并存盘。
新建一工程名为“d_ff.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“d_ff.scf”。
各输入信号的设置如下图所示，保存后运行仿真器，所的结果如图4.1所示。
图4.12)输入JK触发器的VHDL程序源代码并存盘。
新建一工程名为“jk_ff.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“jk_ff.scf”。
各输入信号的设置如图4.2所示，保存后运行仿真器，最终所的结果如图4.2所示。
图4.2通过输出波形与输入波形的关系的分析，可以得出结论——所设计的触发器功能正确。
到此，触发器的功能仿真全部完成。
五、用MAX+plusⅡ对时序逻辑电路进行仿真1)输入十进制计数器的VHDL程序源代码并存盘。
新建一工程名为“count10.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“count10.scf”。
各输入信号的设置如图 5.1所示，保存后运行仿真器，最终所的结果如图5.1所示。
图5.12)输入4位基本寄存器的VHDL程序源代码并存盘。
新建一工程名为“registerb.vhd”的项目，编译通过后进行仿真。
建立波形输入文件后，将文件保存为“registerb.scf”。
各输入信号的设置如图 5.2所示，保存后运行仿真器，最终所的结果如图5.2所示。
通过输出波形与输入波形的关系的分析，可以得出结论——所设计的时序逻辑电路功能正确。
到此，时序逻辑电路的功能仿真全部完成。
实验总结：通过这些实验，我掌握了MAX+plusⅡ的一些基本使用和VHDL基本的一些语法，并加深对门电路、组合逻辑电路、触发器、可编程逻辑器件和时序电路等的了解。
能对一些电路进行模拟分析，通过模拟能够更深的理解电路所要实现的功能。