实验7——三八译码器
3-8译码器实验报告
3-8译码器实验报告
班级：121 姓名：连森学号：02
1.实验目标与实验要求：
1.理解译码器的概念和意义
2.理解译码器在计算机电路里的作用。
2.实验器材：
Altair 80C31Small 教学实验平台杜邦线
3.实验原理（电路图）：
74HC138 是集成3－8 线译码器，能将3 位二进制码转换为8 位输出信号，这8 位输出信号相对于输入的3 位二进制码的8 种编码，始终只有一位输出有效（低电平），其余7 位皆无效（高电平）
4.实验步骤
首先用杜邦线将A3实验区与逻辑开关K1~K6相连的JP1-1~JP1-6，连接到A7实验区与74HC138相连的JP9单号插针；接着在74HC138的输出端连接绿色LED显示器；然后用跳线连接JP39-1与JP39-2，即可接通电源。
5.实验结果（现象）：
当K4、K5、K6 打到0、0、1时，译码器74HC138 的逻辑功能有效，相应引脚输出低电平，对应LED 熄灭。
否则，74HC138 始终输出高电平（无效电平），LED 全亮。
3 8译码器实验报告
3 8译码器实验报告3 8译码器实验报告引言：在数字电路中，译码器是一种常见的逻辑电路，用于将输入的二进制编码转换为对应的输出信号。
本实验旨在通过搭建一个3 8译码器电路，并对其进行测试和分析，以加深对译码器工作原理的理解。
实验目的：1. 理解3 8译码器的基本原理和工作方式；2. 掌握搭建3 8译码器电路的方法；3. 进行实验测试并分析结果。
实验器材：1. 3 8译码器芯片；2. 逻辑门芯片（与门、非门等）；3. 连线板、导线等。
实验步骤：1. 将3 8译码器芯片和逻辑门芯片连接到连线板上；2. 根据芯片引脚的连接要求，使用导线将各个芯片的输入和输出连接起来；3. 将输入信号接入3 8译码器芯片的输入端；4. 将输出信号接入逻辑门芯片的输入端；5. 将逻辑门芯片的输出信号连接到LED灯或其他输出设备上；6. 调整输入信号，观察输出信号的变化。
实验结果：通过实验，我们得到了以下结果：1. 当输入信号为000时，输出信号为00000001；2. 当输入信号为001时，输出信号为00000010；3. 当输入信号为010时，输出信号为00000100；4. 当输入信号为011时，输出信号为00001000；5. 当输入信号为100时，输出信号为00010000；6. 当输入信号为101时，输出信号为00100000；7. 当输入信号为110时，输出信号为01000000；8. 当输入信号为111时，输出信号为10000000。
结果分析：根据实验结果，我们可以看到，3 8译码器将输入的三位二进制编码转换为对应的八位输出信号。
每个输出信号代表一个特定的输入编码。
通过观察输出信号的变化，我们可以清晰地看到译码器的工作原理：根据输入编码的不同，译码器会激活对应的输出线路，将其输出为高电平信号，而其他输出线路则为低电平信号。
实验总结：通过本次实验，我们深入了解了3 8译码器的工作原理和应用场景。
译码器在数字电路中扮演着重要的角色，能够将复杂的二进制编码转换为易于理解和使用的信号输出。
3 8译码器
试验一组合逻辑3线-8线译码器设计试验一、试验目的1、了解并初步掌握ModelSim软件的使用；2、了解使用ModelSim进行组合数字电路设计的一般步骤；3、掌握组合逻辑电路的设计方法；4、掌握组合逻辑电路3线-8线译码器的原理；5、掌握门级建模的方法；二、试验原理译码器(Decoder)的逻辑功能是将每个输入的二进制代码译成对应得输出高、低电平或另外一个代码。
因此，译码是编码的反操作。
常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器等。
二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应得高、低电平信号。
例如，典型的3线-8线译码器功能框图图1-1所示。
输入的3位二进制代码共有8种状态，译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。
图1-1 3线-8线译码器框图74HC138是用CMOS门电路组成的3线-8线译码器，它的逻辑图图1-2所示。
表1-1是74HC138的逻辑功能表。
当门电路G S的输出为高电平时，可以由逻辑图写出。
图1-2 74HC138逻辑功能图表1-1 74HC138逻辑功能表由上式可以看出，由''07Y Y -同时又是210,,A A A 这三个变量的全部最小项的译码输出，所以也将这种译码器称为最小项译码器。
74HC138有3个附加的控制端''123,S S S 和。
当''123S 1,S S 0=+=时，s G 输出为高电平，译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁为高电平。
这3个控制端也称为“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能；三、 预习要求1、数字电子技术基础组合逻辑电路设计一般设计方法；2、74HC138的逻辑功能；3、门级建模的一般方法和基本语句；4、ModelSim 软件的一般使用方法(ModelSim SE Tutorial)；四、 实验步骤(一)、熟悉ModelSim 软件环境 1、建立一个新Project1-1双击左面快捷方式或者电击[程序]/[ModelSim SE 6.1f]/[ModelSim]启动ModelSim 6.1(如图1-3)；注意：必须首先关闭IMPORTANT Information 对话框才能开始其它操作；图1-31-2 [File]/[New]/[Project…]新建一个project，会弹出Create Project对话框(如图1-4)；图1-4⏹Project Name(项目名称)需要填入你所建立的项目的名称；⏹指定项目所在路径；如果所指定的目录不存在，会弹出对话框提示是否建立这个目录；一般选择是；⏹缺省的工作库名；注意：1、路径一般不应包含汉字；2、逻辑应在ModelSim的安装目录下指定；3、缺省的工作库的名称一般不需要改动；2、载入HDL元文件2-1设定好1-2步骤的每项内容后，点击OK，弹出Add items to the Projects对话框；如图1-5所示。
三八译码器
三八译码器预备知识三八译码器是一种常用的译码器一译码器知识1 译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。
把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。
或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
2 译码器是组合逻辑电路的一个重要的器件3 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。
有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
二三八译码器知识1 三八译码器3-8译码器三输入，八输出。
当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。
2 三八译码器的真值表其真值表如表3-2的输入，输出关系输入输出A B C D7 D6 D5 D4 D3 D2 D1 D00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0表3-23电路中的实现本电路图中，有三个输入A,B,C及八个输出D0-D7,其输入，输出关系如表3-24 现象的体现在本实验中，用三个拨动开关来表示三八译码器的三个输入（A、B、C）；用八个LED 来表示三八译码器的八个输出（D0-D7）。
通过输入不同的值来观察输入的结果与三八译码器的真值表（表3-2）是否一致。
实验箱中的拨动开关与FPGA的接口电路如下图3-3所示，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。
38译码器实验报告
38译码器实验报告实验原理：译码器是数字电路中的组合逻辑电路，它的作用是把二进制码组转换为相应的十进制数或BCD码。
由于是多对一的映射关系，故称为译码器。
常用的译码器有十进制译码器、BCD译码器、7段译码器（数码管译码器）等。
本次实验使用的是常用的数字电路集成电路74HC138，它是一个三-八行数码管译码器，能将3位二进制码译成8种不同的输出。
实验内容：1. 搭建实验电路：将74HC138译码器与LED灯和电路板上的电源和接地线连接。
2. 上电测试：将电路板插到插座上，上电后，LED灯按照二进制码的不同组合依次闪烁。
3. 换成7段数码管：将LED灯换成7段数码管，上电后，数码管能够显示不同数字。
实验步骤：1. 准备材料：电路板、74HC138译码器、LED灯、7段数码管、220欧姆电阻、杜邦线、面包板、数字万用表等。
2. 按照示意图，在面包板上连接电路，连接如下：将电源和接地线连接到面包板中。
将74HC138译码器的8个输出引脚连接到面包板的8个LED灯的阳极上，并通过220欧姆电阻连接到接地线上。
同时，将74HC138译码器的3个选择输入引脚连接到面包板的数字端口（1-3号端口）。
74HC138的数据输入引脚不连接。
将7段数码管的A-G引脚连接到面包板的数字端口（4-10号端口），将7段数码管的DP引脚接到接地线上。
3. 检查电路连接：确保每个引脚都连接到正确的端口。
使用数字万用表进行连通性测试。
5. 更换电路元件：将LED灯换成7段数码管。
使用数字万用表确认7段数码管引脚与数字端口的连接关系。
6. 上电测试：再次上电，调整数字端口上的开关，能够让7段数码管显示不同的数字。
实验结果：经过搭建和调试，我们成功实现了74HC138译码器的上电测试和数码管显示的功能。
我们通过手动改变数字端口上的开关状态，成功地改变了LED灯的亮灭顺序和7段数码管的显示数字。
实验结果显示，译码器具有将二进制码组转换为相应十进制数或BCD码的功能，能够广泛应用于数字电路中。
实验七——三八译码器
电路图 Ｙ &
C B A
2012-1-31 三—八译码器 11
3、用三—八译码器设计组合逻辑电路 、用三—
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
4、设计给定的逻辑函数
给定函数： Y1 = BC+ABC Y2 = ABC+ABC+BC 解：先化成最小项和形式： Y1 = ABC+ABC+ABC = m0+m4+m6 = m0 m4 m6 = Q0 Q4 Q6 Y2 = ABC+ABC+ABC+ABC = m1+m4+m3+m7 = m1 m3 m4 m7 = Q1 Q3 Q4 Q7
1、设计原理
2012-1-31
三—八译码器
7
3、用三—八译码器设计组合逻辑电路 、用三—
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
2、设计全加器电路
首先将全加器的两个输出端化成最小项之和形式 S = A + B + C = (AB+AB) + C = (AB+AB)C + (AB+AB)C = (AB+AB)C+ABC+ABC = ABC+ABC+ABC+ABC = m1+m7+m2+m4 = m1 m2 m4 m7 = Q1Q2Q4Q7 C = ABC+ABC+ABC+ABC = m3+m5+m6+m7 = m3 m5 m6 m7
1、D3=0时，第一片工作，第二片输出全“1”，
3、用三—八译码器设计组合逻辑电路 、用三—
3线8线译码器七段译码器实验报告
实验报告数据选择器设计12传感网金涛1228403019一．实验目的1.熟悉硬件描述语言软件的使用2.熟悉译码器的工作原理和逻辑功能3.掌握译码器及七段显示译码器的设计方法二．实验原理译码器是数字系统中常用的组合逻辑电路。
译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或者另外一个代码。
译码是编码的反操作。
常用的译码电路有二进制译码器、二—十进制译码器和显示译码器。
三．实验内容1.设计一个3线—8线译码器。
程序代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY decoder3_8 ISPORT(a0,a1,a2,g1,g2a,g2b:IN STD_LOGIC;Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END decoder3_8;ARCHITECTURE rtl of decoder3_8 isSIGNAL indata :STD_LOGIC_VECTOR(2 DOWNTO 0);BEGININdata <=a2&a1&a0;PROCESS(indata,g1,g2a,g2b)BEGINIF(g1='1' AND g2b='0' AND g2a='0')THENCASE INDA TA ISWHEN"000"=>Y<="11111110";WHEN"001"=>Y<="11111101";WHEN"010"=>Y<="11111001";WHEN"011"=>Y<="11110111";WHEN"100"=>Y<="11101111";WHEN"101"=>Y<="11011111";WHEN"110"=>Y<="10111111";WHEN"111"=>Y<="01111111";WHEN OTHERS=> NULL;END CASE;ELSEY<="11111111";END IF;END PROCESS;END rtl;仿真波形仿真波形分析g1g2ag2b为控制输入端，a2a1a0为数据输入端，y0y1y2y3y4y5y6y7为数据输出端。
三八译码器=============
实验2 3/8译码器实验一、实验目的1．设计一个3／8译码器；2．学习用VHDL进行逻辑描述；3．学习设计仿真工具的使用方法。
二、实验说明本实验实现一个3／8译码器。
其逻辑功能如表7.1所示。
表7.1 3／8译码器的逻辑功能表实验仍利用拨动开关和发光二极管进行信号输入和显示。
实验板上的开关和发光二极管的管脚分布见实验板说明。
本实验练习用VHDL语言描述并仿真译码器。
要求编写3／8译码器的VHDL设计文件。
注意VHDL文件的结构和语法，并掌握MAX+plusⅡ平台中文本编辑器的使用方法。
三、实验要求1．要求用VHDL编写3／8译码器；2．设计输入波形文件，并进行模块的功能仿真；3．编程并实验验证；四、总结报告要求1．写出VHDL文件；2．写出测试向量文件；3．写出仿真和测试结果。
附3：实现3/8译码器LIBRARY IEEE；--库使用说明USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY yima38 isPORT(A:IN STD_LOGIC_VECTOR(2 DOWNTO 0)；--输入端口Y:OUT STD_LOGIC_VECTOR(7 downto 0))；--输出端口END；ARCHITECTURE BEHA VIOR OF yima38 ISBEGINWITH A SELECT --译码：并行语句实现Y<=“11111110”WHEN“000”，“11111101”WHEN“001”，“11111011”WHEN“010”，“11110111”WHEN“011”，“11101111”WHEN“100”，“11011111”WHEN“101”，“10111111”WHEN“110”，“01111111”WHEN“111”，“00000000”WHEN OTHERS；END BEHA VIOR；。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
S取其它值时，输出全1
4
电 工 电 子 1、三—八译码器的逻辑功能 实 验 逻辑电路图 中 心 多 媒 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 体 演 示 A0 A1 A2 S3 S2 S1 课 件
2017/12/31 三—八译码器
三、实验原理
ห้องสมุดไป่ตู้
三个输入控制端，只
有S1=1，S2=S3=0时 ，译 码器才能工作，否则译
C B A
2017/12/31 三—八译码器 9
3、用三—八译码器设计组合逻辑电路
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
3、设计一个三人表决器
题目要求见指导书，根据题意可列出真值表如下：
A 0 0 0 0 1 1 1 1
2017/12/31
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
基础电子线路实验（七）
变量（三—八）译码器实验
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
一、实验目的
了解三—八译码器的逻辑功能 掌握用三—八译码器设计组合逻辑电路
的方法
2017/12/31
三—八译码器
2
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
二、实验器材
Y 0 0 0 0 0 1 1 1
三—八译码器
由真值表可写出Ｙ的 逻辑表达式： Ｙ = ABC+ABC+ABC = m5+m6+m7 = m5 m6 m7 = Q5Q6Q7
10
3、用三—八译码器设计组合逻辑电路
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
2017/12/31
电路图 Ｙ
码器被禁止，所有输出
电平均为高电平。 注：输出端低电平有效
5
2、三—八译码器的级连
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
A0 D0 D1 D2 A1 A2 S3 S2 S1
集成三—八译码器2片 74LS20双四输入与非门1片
74LS138
2017/12/31
三—八译码器
3
电 工 电 子 1、三—八译码器的逻辑功能 实 验 逻辑电路图 中 心 多 媒 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 体 演 示 A0 A1 A2 S3 S2 S1 课 件
2017/12/31 三—八译码器
&
Y1 = ABC+ABC+ABC = m0+m4+m6 = m0 m4 m6 = Q0 Q4 Q6
Y2 = ABC+ABC+ABC+ABC = m1+m4+m3+m7 = m1 m3 m4 m7 = Q1 Q3 Q4 Q7
2017/12/31 三—八译码器
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 A0 A1 A2 S3 S2 S1
五、注意事项
设计电路时一定要注意各变量的对应关系 注意三个控制端在不用时的处理
2017/12/31
三—八译码器
14
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
六、预习内容
下次实验： 数字实验（五）—触发器 相关资料： 常见触发器的逻辑功能及特性方程
各触发器之间的转换
2017/12/31
三—八译码器
15
C B A
12
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
四、实验内容
三—八译码器逻辑功能测试 三—八译码器级连（四—十六译码器） 用三—八译码器设计全加器 用三—八译码器设计三人表决器 用三—八译码器设计给定组合逻辑电路
2017/12/31
三—八译码器
13
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
2017/12/31
= Q3Q5Q6Q7
三—八译码器
8
3、用三—八译码器设计组合逻辑电路
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
2、设计全加器电路
根据结果，将相应的输出端用与非门连接，得电路如下： S C & &
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 A0 A1 A2 S3 S2 S1
三、实验原理
逻辑功能
当S1=1，S2=S3=0时有 Q0 = A2A1A0 = m0 Q1 = A2A1A0 = m1 Q2 = A2A1A0 = m2 Q3 = A2A1A0 = m3 Q4 = A2A1A0 = m4 Q5 = A2A1A0 = m5 Q6 = A2A1A0 = m6 Q7 = A2A1A0 = m7
2、设计全加器电路
首先将全加器的两个输出端化成最小项之和形式 S = A + B + C = (AB+AB) + C = (AB+AB)C + (AB+AB)C = (AB+AB)C+ABC+ABC = ABC+ABC+ABC+ABC = m1+m7+m2+m4 = m1 m2 m4 m7 = Q1Q2Q4Q7 C = ABC+ABC+ABC+ABC = m3+m5+m6+m7 = m3 m5 m6 m7
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
A0 A1 A2 S3 S2 S1
D3
1、D3=0时，第一片工作，第二片输出全“1”， 2、D3=1时，第一片输出全“1”，第二片工作， 3、综上可知，0000~1111对应Y0~Y15的十六个输出。
2017/12/31 三—八译码器 6
3、用三—八译码器设计组合逻辑电路
&
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 A0 A1 A2 S3 S2 S1
C B A
三—八译码器 11
3、用三—八译码器设计组合逻辑电路
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
4、设计给定的逻辑函数
给定函数： Y1 = BC+ABC Y2 = ABC+ABC+BC
解：先化成最小项和形式： Ｙ1 Ｙ2 &
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
1、设计原理
由于三—八译码器的八个输出端表示三个变量的全部
八个最小项，因此只需将要实现的函数化成最小项和
的形式，找到对应的输出端，再用相应的门电路连接 即可。
2017/12/31
三—八译码器
7
3、用三—八译码器设计组合逻辑电路
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件