数字电路抢答器设计报告
数字电子课程设计路抢答器课程设计报告
数字电子课程设计路抢答器课程设计报告数字电子课程设计路抢答器课程设计报告一、课程设计背景数字化教育逐渐成为现代教育的重要组成部分。
数字化教育的发展离不开高新技术的支持，而教具也成为数字化教育的重要组成部分。
路抢答器是一种多媒体教具设备，能够打破传统课堂形式，使课堂变得更加互动和生动。
在数字化教育的现今背景下，构建一套科学、合理的路抢答器课程设计显得尤为重要。
二、课程设计目标1.使学生能够深入了解路抢答器的基本原理和使用方法；2.提高学生的实际操作能力和思维能力；3.增强学生的团队协作精神；4.提高学生的教学评价能力；5.在课程设计过程中通过激发学生的创新意识，开发学生的潜能。
三、课程内容1.路抢答器的基本原理1.1 路抢答器的定义、基本架构和操作原理；1.2 路抢答器的功能特点和应用领域。
2.路抢答器的使用方法2.1 路抢答器的组成和连接；2.2路抢答器的使用细节和注意事项；2.3 路抢答器的实时控制和监测。
3.路抢答器的应用案例分析3.1 路抢答器在教育中的应用案例分析；3.2 路抢答器在企业培训中的应用案例分析；3.3路抢答器在其他领域中的应用案例分析。
四、课程设计实施方案1.课程实施教材的选择与制作1.1 选用权威教材，确保教学质量；1.2 结合自身教学经验，制作符合学生实际需求的课件。
2.课程实施场所的准备2.1 安排适合路抢答器使用的教学场所；2.2 相关设备配置，确保课堂设备顺畅运行。
3.教学内容的设计和实施3.1 分讲与实验相结合，实践出真知；3.2 重视互动性，引导学生积极参与；3.3 和谐的课堂氛围，营造良好的学习环境。
4.教学方法的改进与创新4.1 使用多媒体教学手段，增强教学感知力；4.2 使用线上线下相结合的教学方式，增强教学互动性；4.3 引入教学巨匠，实现教学质量的提高。
五、课程设计效果通过对以上课程的实施，学生能够对路抢答器这一教具设备有更深入的了解，并在课程实验中进行了实际操作。
数字抢答器设计报告
数字电路课程设计——抢答器的设计一、实验目的：四路数字抢答器的设计二、实验要求：1. 抢答器同时供4名选手抢答，分别用4个按钮D１~ D４表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如10秒）。
当主持人启动"开始"键后，定时器进行计时（0~9）。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，禁止抢答，定时显示器上显示9,显示抢答人组号的数码管此时显示无用字符，且红灯亮。
7．在主持人未启动“开始”键前，如有抢答者则其对应的红灯亮，同时数码管显示其号码。
8、选做功能:要求不仅要显示组号,还要显示抢答的次序。
三、实验框图及总体设计：如图所示为总体方框图。
其工作原理为：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器灭灯，开关灯灭，定时器显示设定时间；主持人将开关置“开始"端，宣布"开始"，开关灯亮，抢答器工作，同时定时器倒计时。
选手犯规提前抢答时，抢答器完成：编号锁存、编号显示以及对应红灯亮。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次将开关接地并重新复位。
数字抢答器框图：四、主要单元电路设计：所用器材:1、输入控制电路：此电路要求能够区分抢答者是否违规：若输入的抢答信号是在“抢答开始”命令下达之前发出，则该抢答者犯规，输入控制电路应发出“抢答无效”信号，并配合抢先信号锁定电路使抢答者所在组对应的指示灯亮；若抢答信号是在“抢答开始”命令下达之后发出，则抢答有效。
数电十路抢答器课程设计报告
数电课程设计：10路抢答器鄢志伟************电子B班一、课程设计任务与要求1. 抢答器同时供10名选手或10个代表队比赛，分别用10个按钮J1 ~ J10表示。
2. 设置一个系统清除和抢答控制开关J11，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
二、课程设计目的本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。
三、课程设计初始条件1．复习编码器、十进制加/减计数器的工作原理。
2．分析与设计时序控制电路。
3. 画出定时抢答器的整机逻辑电路图4.要求用集成电路：74LS00与非门、CD4511译码器和其它器件等，实现了10路定时抢答功能。
四、方案说明：对于多路抢答器的设计方案有很多，方案1：由优先编码器编码器加上控制、锁存、译码电路等构成。
尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。
方案2：考虑抢答器的公平性，要求每一录得抢答几率应该相等，而不应该有优先的现象（理论上优先编码器确实有优先的现象，尽管这种现象的发生几率非常小）。
那么可以采用8D锁存器，8D锁存器对输出的控制是用电平信号锁存方式。
如果将输出状态的组合连接到输出控制线，使锁存器一旦响应了第一个变化的端口，则输出控制线关闭了对其他输入信号的反映，这样就可以使8D锁存器仅对第一个输入做出响应。
要是抢答器复位，可以在输出控制端口的组合电路中加入按键复位信号。
综合上述两种方案，最后决定用CD4511中的译码和复位功能，控制输入端有一个输入就发出报警和数码显示。
这种方案更加简单和容易实现。
五、课程设计原理（1）设计原理图见图1所示。
数电multisim 智力抢答器课程设计报告
一．设计题目：四人智力竞赛抢答器二．主要内容：设计一个具有抢答，定时，显示功能的四人抢答电路三．具体要求：（1）在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。
（2）设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始，打开后抢答电路清零。
（3）抢答器具有一个抢答信号的鉴别、锁存及显示功能。
即有抢答信号输入时，锁存相应的编号，并在LED数码管上显示出来。
此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。
四．进度安排：第一天上午：介绍设计所用仿真软件；布置任务。
下午：查阅资料。
第二天全天：消化课题,了解设计要求，明确被设计系统的全部功能。
第三天全天：确定总体设计方案，画出系统的原理框图。
第四，五天全天：绘制单元电路并对单元电路进行仿真，改进。
第六天上午：完成整体设计并仿真验证。
下午：准备课程设计报告。
第七天上午：对课程设计进行现场运行检查，给出实践操作成绩。
五．成绩评定成绩分为三部分：考勤占30%，实践操作占40%，课程设计报告占30%。
四人智力竞赛抢答器设计内容：设计一个具有抢答，定时，显示功能的四人抢答电路设计目的与要求：（1）掌握抢答器的工作原理及其设计方法。
（2）学会用Multisim10软件操作实验内容。
（3）掌握设计性试验的实验方法基本功能：（1）在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。
（2）设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始（允许抢答），打开后抢答电路清零。
（3）抢答器具有一个抢答信号的鉴别、锁存及显示功能。
即有抢答信号输入（参赛者的开关中任意一个开关被按下）时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发生声响。
此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。
路抢答器的设计实验报告
路抢答器的设计实验报告一、实验目的本次实验的主要目的是设计并实现一个多路抢答器，以提高对数字电路知识的理解和应用能力，掌握基本的逻辑门电路、计数器、编码器、译码器等的工作原理和使用方法，并通过实际电路的搭建和调试，培养解决问题和创新的能力。
二、实验原理1、抢答功能实现通过锁存器实现抢答信号的锁定，当有一路抢答信号输入时，立即将其他路的输入封锁，保证只有最先抢答的一路有效。
2、编码功能使用编码器将抢答者的编号转换为对应的二进制编码。
3、译码显示功能利用译码器将编码后的信号转换为能够驱动数码管显示的信号，从而显示出抢答者的编号。
4、报警功能当有抢答发生时，触发报警电路，发出声音或灯光提示。
三、实验器材1、数字电路实验箱2、集成电路芯片：74LS148 编码器、74LS279 锁存器、74LS48 译码器、74LS192 计数器等3、数码管4、电阻、电容、二极管、扬声器等5、导线若干四、实验步骤1、设计电路原理图根据实验要求和原理，使用数字电路设计软件绘制出多路抢答器的电路原理图。
在设计过程中，充分考虑各芯片的功能和引脚连接，确保电路的正确性和合理性。
2、芯片选择与引脚连接根据原理图，选择所需的集成电路芯片，并按照芯片的引脚功能进行正确的连接。
在连接过程中，注意引脚的排列顺序和方向，避免出现短路或断路的情况。
3、电路搭建将选择好的芯片和其他元器件按照原理图的布局，在数字电路实验箱上进行搭建。
使用导线将各个芯片和元器件的引脚连接起来，形成完整的电路。
4、调试与测试电路搭建完成后，接通电源，进行调试和测试。
首先检查各芯片的电源和地是否连接正确，然后通过手动输入抢答信号，观察数码管的显示是否正确，报警电路是否正常工作。
如果出现问题，根据现象进行故障排查和修复。
五、实验结果与分析1、抢答功能测试当按下任意一路抢答按钮时，其他路的抢答按钮被封锁，数码管显示出最先抢答者的编号，并且报警电路发出提示信号。
经过多次测试，抢答功能稳定可靠，能够准确地判断出抢答者的顺序。
数字电路3人抢答器实验报告
《数字电路与逻辑课程设计》报告（本科）题目三人抢答器设计专业网络工程班级 ******* 学号 11 姓名牟黎明评定成绩指导教师李小平、易兴兵完成时间 2015年 6月1日----2015年6月5日电子工程学院二零一五年五月一、实习目的：1. 数字电子技术知识的综合应用，包含：(1)门电路的应用(2)编码器的应用(3)JK触发器的应用(4)显示译码器的应用(5)七段数码显示器的应用2. 学习电路安装图的绘制方法。
3. 学习电路的调试方法。
二、实习设备及实验器件清单：实验器件：1.双下降沿JK型触发器74LS112 2个2.三3输入与非门74LS10 2个3.四2输入与非门74LS00 2个4.4线-七段译码器/驱动器74LS48 1个5.LED共阴极显示器AR547 1个6.触发开关5个7.10K电阻5个8.1K电阻3个9.铜导线若干10.锡焊丝若干实验工具：1.电烙铁每组一个2.剪刀每组一把3.镊子每组一把4.学生电源每两组一个5.图纸每组一张三、实习内容1. 原理方框图2. 电路原理图SWK1K2K3抢答信号接收抢答信号识别锁存电路抢答成功提示抢答成功座位显示SW1门F4 F53. 抢答流程图四、阐述电路工作原理。
当主持人按动复位开关SW对前一次的记录进行清除，座位显示器显示“0”，进入抢答准备阶段，但此时选手无法抢答（抢答无效，信号被封锁）。
当主持人按动开关SW1时，进入抢答时段，锁存电路输出高电平作用于触发器1、2、3的JK端。
抢答信号（K1、K2、K3）以负脉冲形式作用于JK触发器时钟端，最早抢入的输入信号使该电路触发器最先翻转，输出的抢答信号一路经门F4、F5以下降沿作用于锁存电路（JK 触发器，工作于置“0”状态）时钟端，输出低电平使三路JK触发器的工作状态由“翻转”变为“保持”，后续的抢答信号不能使其他触发器产生翻转。
这样就封锁了后到的信号。
输出的抢答信号同时以低电平驱动座位提示灯。
数电三人抢答器实验报告
数电三人抢答器实验报告数电三人抢答器实验报告一、实验目的二、实验原理1. 抢答器的工作原理2. 时序控制电路的设计原理三、实验器材和仪器四、实验步骤1. 抢答器电路的搭建2. 时序控制电路的设计与搭建五、实验结果与分析1. 抢答器功能测试结果分析2. 时序控制电路测试结果分析六、实验总结及心得体会一、实验目的本次实验旨在通过设计和搭建一个三人抢答器电路，加深对数字电路基本原理和时序控制电路的理解，并通过实际操作提高动手能力和问题解决能力。
二、实验原理1. 抢答器的工作原理抢答器是一个多输入多输出的数字逻辑电路。
它由多个按钮输入和多个LED输出组成。
当有一个或多个按钮被按下时，对应的LED会亮起，表示该选手按下了按钮。
2. 时序控制电路的设计原理为了保证每个选手只有一次机会进行抢答，需要设计一个合适的时序控制电路。
该电路可以通过时钟信号控制每个选手的抢答时间，保证公平性。
三、实验器材和仪器本次实验所需的器材和仪器包括：- 数字电路实验箱- 逻辑门集成电路（例如与门、或门等）- 按钮开关- LED灯- 连接线- 示波器（可选）四、实验步骤1. 抢答器电路的搭建根据设计要求，将所需的逻辑门集成电路和按钮开关连接在数字电路实验箱上。
确保每个按钮开关与对应的逻辑门正确连接。
2. 时序控制电路的设计与搭建根据设计要求，设计一个合适的时序控制电路。
该电路应包括一个时钟信号发生器和多个触发器等组件。
将这些组件依次连接起来，并与抢答器电路相连。
五、实验结果与分析1. 抢答器功能测试结果分析进行抢答器功能测试时，按下不同的按钮开关，观察对应的LED是否亮起。
如果亮起，则表示该选手按下了按钮，并且抢答成功。
2. 时序控制电路测试结果分析进行时序控制电路测试时，调整时钟信号的频率，观察每个选手的抢答时间是否正确。
如果每个选手都能在规定时间内进行抢答，则说明时序控制电路设计成功。
六、实验总结及心得体会通过本次实验，我深入了解了数字电路的基本原理和时序控制电路的设计方法。
【实验】数电抢答器实验报告
【关键字】实验数电抢答器实验报告篇一：八人抢答器数电实验报告中国矿业大学信电学院实验报告课程名称成绩实验名称班级姓名学号同组人实验台号实验日期教师签字实验原始记录专业、班级姓名同组人课程名称实验名称实验记录：实验日期任课教师八人抢答器电路的设计与实现一、实验目的培养综合运用数字电子技术知识进行简易数字电子系统设计，及利用EWB软件进行仿真的能力。
培养我们同学对于各种电路的设计能力，提高同学们的兴趣。
2、实验要求设计一个功能完整、实用的简易八人抢答器，并在计算机上完成电路仿真。
三、八人抢答器设计任务与要求1、可容纳8组参赛的数字式抢答器。
2、电路具有第一抢答信号的鉴别与保持功能。
3、抢答优先者声光提示。
4、回答计时与计分。
四、实验原理框图该抢答器结构组成如下图所示。
分析电路：（1）抢答器部分：该部分的原理：主持人控制开关space清零开关，该开关控制着D触发器的异步置零端，主持人开关接地的时候，触发器清零，所有灯都熄灭。
然后抢答开始，选手可以使用自己的开关，假如是A选手抢答，A就应该领先于其他选手将开关接地，然后相当于或非门的状态是由0到1，产生上升沿脉冲，触发器的输出Q状态和D相同，由于D始终接的都是高电平，所以A开关接地的时候，A对应的指示灯亮。
而通过A选手控制的D触发器输出端Q状态为1，则其他或非门输出始终是0，其他人抢答将无效。
所有选手的开关接在一个8输入端与门的输入端上，使得有一个选手将开关接地的时候，与门的输出就会是0.分析电路：（2）555定时器提供秒脉冲部分：该部分的原理：由上部分的与门输出端给555提供低电平0，555定时器提供CP脉冲，它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC 的范围为3 ~ 18V。
一般用5V。
3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
抢答器设计报告成员：集成电路1 学号：通信工程5 学号：学院：通信工程学院2012年5月21日数字抢答器一课题设计概述及原理1预期实现功能(1)设计一个智力竞赛抢答器，可同时供4名选手或4个代表队参赛，他们的选号分别是1、2、3、4、各用一个抢答按钮，按钮的编号对应分别是S1、S2、S3、S4.(2)给节目主持人设置一个控制开关，用来控制系统的清零和抢答器的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持主持人将系统清零为止。
(4)抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。
当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。
(5)参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
（6）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。
2 设计思路二 单元程序或原理图设计及分析 1、顶层设计原理图：VCC a91INPUT VCC b90INPUT VCC c89INPUT VCC d88INPUT VCCCLK50MINPUT VCCCLR25INPUT VCCstartINPUT speakerOUTPUTHA OUTPUT HB OUTPUTHC OUTPUT OB OUTPUT OA OUTPUT OC OUTPUT OD OUTPUT speaker13OUTPUTOE OUTPUT OF OUTPUTOG OUTPUT A91B90C89D88CLK-50m CLRdata[0]data[1]data[2]speakerlit4836_qiangdamokuaiinstDATA[0]DATA[1]DATA[2]load0CLKPAUSE-buttonHA HB OA HC OB OC OD OE OF OG pin_nameljt4836_miaobiao inst8C L R NDP R NQD F Fi n s t 1AND3inst3N O Ti n s t 42、仿真波形3、功能（1）抢答当正常工作时，下载后，会出现倒计时10秒的一次初始化。
同时，选显示管会显示40的字样，表示有4各参赛选手。
使拨动开关B(switch3锁定开关置于低电平，此时赋予选手开关按钮的权限，处于高电频时，选手无权限)，让选手（从左到右依次为1、2、3、4号）各按动按钮一次，以检测按钮功能和提醒选手注意。
此时，裁判按下A(switch1)让秒表显示处于待命状态00。
抢答开始时，使开关B处于低电频，且使A产生一个负脉冲，同时，宣布抢答！此后，当4位选手中第一个按动按钮时，会响出一个声音（共4种声音，且4位选手的声音各不同）。
此时，时钟会停下，显示按下第一个按钮的时间，同时，会显示选手号码。
其他选手按下的数据将无效！从而，完成一次强答！（2）检举。
当有选手后于第一位按下按钮时，即视为出错。
该抢答器具有检举该错选手的功能。
三模块化分析1 显示模块（1）原理A 功能在工作正常的情况下，下令开始，并同时按下开关，会出现0、9、8、7、6、5、4、3、2、2、0、的循环显示字样，也就是10秒的倒计时。
当选手按下一个按钮就会暂停下来。
从而实现一个循环。
B 原理：本模块中，用到的主要模块有扫描模块scan、1HZ 等分频模块、外加基本芯片和电路构成。
扫描模块scan:主要进行地址端HA 、HB 、HC 和进行数据的通道选择。
以确保在每一时刻有正确的稳定显示。
其中用到了74151.JK 等基本触发器和基本门电路。
电路的连接原理见原理图。
如下：VC LINM U LGNC B A D5D0D1D4D3D2D6D7Y WN74151inGM U LGNC B A D5D0D1D4D3D2D6D7Y WN74151inGPRNCLRNK J QJ KinPRNCLRN KJ QJ K in PRNCLRN KJ QJ KinVA NinANi nNinANinHAHBHCHBHAD 5D 4D 2Y OOOd a HB HA D5D 4D 2Y OOHCd a HCVCC Q2[3..0]INPUT VCC Q4[3..0]INPUT VCCQ5[3..0]INPUT VCC data[3..0]INPUT HEA OUTPUTHEB OUTPUTHECOUTPUTA OUTPUTBOUTPUTC OUTPUTDOUTPUTMULTIPLEXERGNC B A D5D0D1D4D3D2D6D7Y WN74151inst21GNDMULTIPLEXERGNC B A D5D0D1D4D3D2D6D7Y WN74151inst23GNDD2[3..0]D4[3..0]D5[3..0]data[3..0]YO[2]YO[3]OO Odata[2]HCHBHAD5[2]D4[2]D2[2]HCHB HA D5[3]D4[3]D2[3]data[3]HA HB HC YO[0]YO[1]YO[2]YO[3]波形如下：（2）1HZ 模块: A 功能把班子自带的50m 频率进行分频。
得到10kHz 、1Hz等频率。
B 原理通过用74160构造5分频，外加用vhdl 写的100分频器和基本电路。
过程理解简单。
原理图如下：②显示模块顶层原理图为：PI N _22VCCclk-50mINPUT PI N _1001KOUTPUTdiv-50m-1HZ OUTPUT div-50M-2S OUTPUT 05HZ-T4S OUTPUT 025HZ-T8SOUTPUT0125HZ-T16sOUTPUT10HZOUTPUTCOUNTERCLK ENT A B C D LDNENP CLRNQD QA QB QC RCO74160instVCCG N DNOTinst7clk qdiv100inst3clkq div100inst5CLOCKQ1-2Q2-4Q3-8Q4-16Q5-32di v 2-32inst10clkqdiv100inst4CLK DI V -6DI V -6inst27adadVCCPAUSE-buttonINPUT VCC DA0INPUT VCCDA1INPUT VCCDA2INPUT OA OUTPUT OBOUTPUTOC OUTPUT OD OUTPUT OE OUTPUT OF OUTPUT OGOUTPUTHA OUTPUT HB OUTPUT HCOUTPUTBCD TO 7SEG LTN BIN A B RBIN C D OFOC OD OE RBON OA OB OG 74247inst24VCCNOTinst26NOTinst27NOTinst28NOTinst29NOTinst30NOTinst31NOTinst32GNDBCD COUNTER LDN A C B D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst18BCD COUNTERLDN A C B D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst19GNDBCD COUNTERLDN A C B D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst21CLK DIV-5div-5inst34VCCCLRN DPRNQ DFFinst41PRNCLRN TQ TFF inst1PRNCLRN TQTFFinst2VCCCLRN DPRNQDFFinst4NOTinst6AND3inst7NOTinst8N O Ti n s t 5N A N D 2i n s t 44VCC PRNCLRN TQTFFinst23AND3inst47XORinst50NOT inst51NOTinst52A N D 3i n s t 53NOTinst55NOT inst56AND4inst57CLK DIV-10DIV-10inst13NOTinst59BCD COUNTERLDNA CB D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst33CLRN DPRNQDFFinst35Q2[3..0]Q3[3..0]Q4[3..0]Q5[3..0]DA[3..0]CLK1KHEA HEB HEC A B C Dljt_4836-scaninstclk-50m1Kdiv-50m-1HZ div-50M-2S 05HZ-T4S 025HZ-T8S 0125HZ-T16s10HZ1HZ inst9A DACQ5[0]Q5[1]Q5[3]Q5[2]PAUSEPAUSEPAUSEQ2[1]Q2[2]Q2[3]Q2[0]Q3[0]Q3[1]Q3[3]Q3[2]abAADA[0]DA[1]DA[2]DA[3]yijinqijiuahizantingAAADAC213VCC CLKINPUTADPAUSEyijinqijiuahizantingA C DB Q2[3..0]Q3[3..0]Q4[3..0]Q5[3..0]ADA BCDQ4[0]Q4[1]Q4[3]Q4[2]ADPAUSE仿真波形图为3、语音模块 （1）原理从50m 频率产生10k 的频率。
再用对分配器置数的原理，是一个电路实现4个分频器的效果，产生出4个不同的频率。
选手的按键就是置数的开关，对应有4个不同的数（00,01,11,10）。
原理图如下：当a=0,b=c=d=1时，32的分频VCCclk-50mINPUT VCCaINPUT VCC b INPUT VCC c INPUT VCC d INPUT clk-50m10kHZ div-50m-1HZ div-50M-2S 05HZ-T4S 025HZ-T8S 0125HZ-T16s10HZ 1K1HZinstCOUNTERCLRNCLKENP LDN A D ENT B C QD QC QB QA RCO74161inst9N O Ti n s t 10PRNCLRN TQ TFFinst11V C C G N DCLRN DPRNQDFFinst13ENCODER5N 0N1N 2N 3N 4N EIN6N 7N A1N A0N A2NEON GSN 74148inst14VCCoospeakerOUTPUT当b=0,a=c=d=1,时，30分频当c=0,a=b=d=1时，28分频，当d=0,a=b=c=1时，三芯片资料1芯片74LS48表1 74LS48 七段译码器功能表2 芯片74LS148表2 74LS148真值表3 芯片74LS373L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平；G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。