ADC入门 基础知识资料讲解
8
低功耗、低电压、单片化 单元电路的一些优化设计也可以降低功 耗，如动态偏置、开关电容动态共模反馈以 及动态比较器等。低电压是现在应用发展的 一个趋势，主要有运放的rail-to-rail设计、 模拟开关的电压自举等方法。
24
Flash ADC 的基本架构以及工作原理
4
发展方向
在未来,模数转换芯片的主要发展方向是 1、高分辨率 2、高转换速度 3、低功耗 4、单电源低电压 5、单片化
5
高分辨率
高分辨率：目前分辨率最高可以达到 31 bit（TI公司的ADS1282） 10bit及以上分辨率的A/D转换电路，它所达到的精度超过了现在工艺能 实现的最大电容匹配，所以必须采用一定的校正措施。校正技术分为：
13
分辨率（Resolution）
ADC的分辨率是指转换器所能分辨的最小 量化信号的能力。对于一个二进制N位分辨率 的ADC,假设满摆幅的输入范围为 V ref ,所能分 辨的最小电平则为 LSB Vref 同时,分辨率通常
2N
随着噪声和非线性的增加而下降,因此,描述 ADC真正的分辨率还应包括噪声和非线性。
2
背景、发展 随着CMOS制作工艺的迅猛发展，越来越 多的信号被移到数字领域来处理，从而达到 降低成本，降低功耗，提高速度的目的。 这就使我们迫切需要一种低功耗、低电 压而且能够用标准深亚微米技术实现的ADC。
3
现状
国内在高性能芯片的研究和设计方面还比较落 后,这就造成了各种高性能芯片的巨大需求和国内芯 片产业落后之间的巨大矛盾。而且,由于一些高端芯 片产品受到国外的进口限制,这对我国国防现代化发 展以及民用电子通信工业的发展非常不利。这就迫 使我们必须自己研究设计出高速、高精度的模数转 换器。
信噪比指ＡＤＣ输出信号功耗和噪声功耗间的比值，用
ｄＢ表示。
SNR10logPsignal Pnoise
其中，信号是指频谱图中基波分量的有效值，噪声＝总能量
－信号能量和谐波的能量。理想的ＡＤＣ噪声主要来自量化
噪声。对于正弦输入信号，信噪比的理论最大值为：
SN (6 R .0N 2 1 .7)d 6B
14
微分非线性误差（DNL）
15
积分非线性误差（INL）
16
失调误差
失调误差：零输入时Ａ／Ｄ转换器输入－输出特性 曲线的偏移。
17
增益误差
增益误差：满量程输出时，实际的模拟输入信号和理想的模拟 输入信号间的差值。增益误差使传输特性曲线绕坐标原点相对 于理想特性曲线发生了一定角度的偏移。
18
信噪比
T H D Vk22Vk32Vk42 Vk N 210 % 0 Vfund
22
转换速度
转换速度是指 ADC 每秒将输入的模拟信 号转换成数字信号的次数，其单位为 ksps 或 Msps（kilo/Million Samples per Second）。
23
CMOS ADC 的结构
CMOS ADC 的结构有很多种，其中主要包括 Flash ADC 两步式ADC 逐次逼近型ADC ∑-∆ADC Pipeline ADC
数字校正 运用算法逻辑等后台处理技 术来消除电路对温度及误差 匹配等方面所产生的影响
缺点
模拟校正 采用电容误差平均技术
需要一个额外的始终周期， 这样便降低了电路速度。
6
高转换速度
A/D转换电路的速度主要是受运放建立时间和比 较器响应速度的影响。因此必须优化单级电路的建 立特性，提高运放的增益可以保证系统精度的同时 确保运放的大宽带、提高运放的压摆率设计、压摆 区和线性建立区的合理分割等。目前国际上已经产 品化的 ADC 采样速率最高可以达到 2.2GSPs （Maxiam公司的 MAX109）
其中，N是ADC的位数。
19
信噪失真比 信噪失真比：基本的信号功耗与所有谐 波失真，混叠谐波以及所有的噪声功耗之和 的比值。它是衡量模数转换器最重要的指标。 与输入信号频率、幅度等因素有关。
20
无杂散动态范围
21
总谐波失真（Total Harmonic Distortion）
总谐波失真：整ቤተ መጻሕፍቲ ባይዱ频带中各次谐波的功率之 和。
分辨率（Resolution） 微分非线性（Differential Nonlinearity简称 DNL） 积分非线性（Integral Nonlinearity 简称 INL） 失调误差 增益误差 信噪比（Signal to Noise Ratio） 无杂散动态范围（Spurious Free Dynamic Range 简称 SFDR） 总谐波失真（Total Harmonic Distortion，THD） 转换速度
9
ADC的基本框架
10
Nyquist 采样定理
Nyquist 采样定理:
1 fin 2 fs
其中， fin 是输入信号的频率 f s 是采样频率
被采样的信号只有在满足采样定理的情况下,才 能够被重构还原。
11
ADC的输入输出 下图是3位ADC的理想输入输出曲线。
12
ADC的性能参数
ADC 的性能参数主要有：
7
矛盾与解决
在集成电路设计中，速度和精度两者相互对立：如果追求高 速度，就必须降低精度，比如 Maxiam 公司的MAX109，采样速率 达到 2.2 GSPs，但分辨率只有 8bit；如果追求高精度，就必须 降低速度，如 TI 公司的 ADS1282，分辨率达到 31 bit，但采 样速率只有 4KSPs；然而最常见的情况是根据不同的应用在两者 之间进行折中。
目录
1、ADC是什么 2、背景、发展 3、现状 4、发展方向 5、ADC的基本框架 6、Nyquist采样定理 7、ADC的输入输出 8、ADC的性能参数 9、CMOS ADC 的结构 10、pipeline ADC 11、集成电路的设计方法
1
ADC是什么 ADC：模拟——数字转换器
模拟——数字转换器和数字——模拟转 换器是模拟系统和数字系统之间的桥梁，是 现代微电子数字通讯系统中非常重要的模块 。
ADC入门基础知识
39
采样保持电路
采样保持电路
40
采样开关
41
三种机制产生误差 1、沟道电荷注入 2、时钟馈通 3、KT/C噪声
42
沟道电荷注入
43
时钟馈通
44
KT/C噪声
45
误差的消除
以上误差的存在，对于高速高精度 Pipeline ADC 来说是很 不利的，因此需要采取一定措施来减小。
2n
对输入信号进行采样，并把输入信号与相对应的参 考电压相比较，后将比较结果输入到优先编码的编 码电路进行编码，最终输出N位的二进制编码。
25
Flash A/D转换器结构图
全并行A/D转换器结构图
ቤተ መጻሕፍቲ ባይዱ
3bit FlashADC 的基本框架
26
Flash ADC优缺点
全并行结构的ADC实现一次转换只需要整个电路 比较一次,所以其转换速率非常快。
数字校正 运用算法逻辑等后台处理技 术来消除电路对温度及误差 匹配等方面所产生的影响
缺点
模拟校正 采用电容误差平均技术
需要一个额外的始终周期， 这样便降低了电路速度。
6
高转换速度
A/D转换电路的速度主要是受运放建立时间和比 较器响应速度的影响。因此必须优化单级电路的建 立特性，提高运放的增益可以保证系统精度的同时 确保运放的大宽带、提高运放的压摆率设计、压摆 区和线性建立区的合理分割等。目前国际上已经产 品化的 ADC 采样速率最高可以达到 2.2GSPs （Maxiam公司的 MAX109）
4
发展方向
在未来,模数转换芯片的主要发展方向是 1、高分辨率 2、高转换速度 3、低功耗 4、单电源低电压 5、单片化
第九讲(DAC、ADC)
DGND
＆
XFER WR +
DAC0832的引脚 第8章 模拟接口
DAC0832是CMOS工艺，双列直插式20引脚。 ① VCC电源可以在5-15V内变化。典型使用 时用15V电源。 ② AGND为模拟量地线，DGND为数字量地 线，使用时，这两个接地端应始终连在一起。 ③ 参考电压VREF接外部的标准电源，VREF 一般可在+10V到—10V范围内选用。
0 83 2
8位 输入 寄 存 器
LE1
8位 DAC 寄 存 器
LE2
8位 D/A 转 换 器
VREF
IOUT1
IOUT2
＆
DGND
DAC0832的引脚 第8章 模拟接口
DAC0832是CMOS工艺，双列直插式20引脚。 ① VCC电源可以在5-15V内变化。典型使用 时用15V电源。 ② AGND为模拟量地线，DGND为数字量地 线，使用时，这两个接地端应始终连在一起。 ③ 参考电压VREF接外部的标准电源，VREF 一般可在+10V到—10V范围内选用。
DAC0832的引脚 第8章 模拟接口
DAC0832是CMOS工艺，双列直插式20引脚。 ① VCC电源可以在5-15V内变化。典型使用 时用15V电源。 ② AGND为模拟量地线，DGND为数字量地 线，使用时，这两个接地端应始终连在一起。 ③ 参考电压VREF接外部的标准电源，VREF 一般可在+10V到—10V范围内选用。
为数模(D／A)转换器和模数(A／D)转换器。
CPU与模拟外设之间的接口电路称为模拟接口。 在这一章里将介绍单片机与 A／D及D／A转换器接口，以及有关的应用。
第8章 模拟接口
8.2
DAC及其接口
adc 基本概念、逻辑概念和物理概念
adc 基本概念、逻辑概念和物理概念ADC是模拟数字转换器（Analog to Digital Converter）的英文简称，它是一种将模拟信号转换为数字信号的设备或模块。
ADC在现代电子系统中起着非常重要的作用，它可以将来自传感器、麦克风、摄像头等模拟信号转换为数字信号，以便数字处理器进行处理和分析。
在本文中，我们将从基本概念、逻辑概念和物理概念三个方面来探讨ADC的工作原理和应用。
首先，我们来看一下ADC的基本概念。
ADC的基本原理是根据一定的采样频率对模拟信号进行采样，并将采样值按照一定的编码规则转换为数字信号。
其中，采样频率表示每秒钟采集模拟信号的次数，而编码规则则决定了数字信号的精度和范围。
通常来说，ADC的输出是一个n位的二进制数，其取值范围为0到2的n次方减1。
因此，ADC的精度可以通过比特数来表示，比如8位ADC的输出精度为256个离散值。
其次，我们来谈一下ADC的逻辑概念。
在数字系统中，ADC通常作为一个独立的模块，负责将模拟信号转换为数字信号。
它可以通过串行接口（如SPI、I2C）或并行接口（如并行总线）与其他数字器件进行通信。
在实际应用中，ADC的转换结果可以直接用于数字信号处理器（DSP）、微控制器（MCU）或FPGA进行进一步处理。
此外，为了提高系统的灵敏度和精度，可能还会使用ADC前置放大器、数字滤波器等辅助器件。
最后，我们来探讨ADC的物理概念。
ADC通常由模拟前端、数字处理器和接口电路等部分组成。
其中，模拟前端用于对模拟信号进行采样、滤波和放大，以保证转换的准确性和稳定性；数字处理器负责将模拟信号转换为数字信号，并进行存储、加工和输出；而接口电路用于与其他数字设备之间进行通信和数据传输。
此外，ADC的性能参数还包括转换速率、信噪比、非线性度等，这些参数直接影响了其在实际应用中的性能和稳定性。
综上所述，ADC作为一种重要的模拟数字转换设备，在现代电子系统中具有广泛的应用。
ADC基础知识_200703
SNR–信噪比
信噪比(SNR)是输出信号幅度与输出噪音的比值，不包括谐波或直流分量。 按照时钟频率的一半来求噪音电平的积分。 随着频率增加，SNR通常会变差，这是因为ADC内部的比较器的精确度在较高输入压摆率(slew rate) 时会变差。精确度的损失是以ADC输出端噪音的形式出现。 在ADC中，噪音来自四个源头：
April 3, 2007
。
26
VA-VDR电源去耦不足
ADC输出的为数字信号 ADC的电源电流为尖脉冲
ADC的数字输出激励器提供了相当快的边缘速率(升降时间)。在输出数据必须从逻辑低转向逻辑高 时，这导致输出激励器在上升时间非常快的情况下，提取不同数量的动态供电电流来给输出端上的 任何电容充电。如果模拟电路没有从ADC输出激励器去偶的话，由上述情况在输出激励器电源上引 入的噪音就会对这些模拟电路产生干扰。
April 3, 2007 。 13
缺失编码
当没有价值的输入电压产生了一个给定的输出编码，此时讨论的编码不会在输出中出现，编码 在传输函数中消失了，就被认为是缺失编码。
April 3, 2007
。
14
INL(ILE)
Actual “Straight” Line Ideal Straight Line
ENOB随频率的增加和随着输入电平的下降而下降，由于同样的原因，THD和SNR性能 随着频率增加而下降，随着输入电平增加而提高。请记住，ENOB取决于SINAD，而 SINAD又和THD和SNR相关。
April 3, 2007
。
21
SFDR–无杂散信号动态范围
无杂散动态范围(SFDR)是输出信号的期望值与输入中不存在的最高振幅输出频率分量 幅值之间的差额，单位是dB。
ADC_DAC基础知识
– 数据转换中常用的码的类型
图1.8 二进制, 温度计码及1/n 码
• D/A 转换器的性能指标
• • • • • 微分非线性（NDL） 积分非线性（INL） 失调（offset） 增益误差（gain error） 信号与噪声加失真的比（SNDR） （signal-to-(noise+distortion)ratio）
π
V cos sin −1 = A
A2 − V 2 A
可得到：
)2 ) 2 Vb − (2Va cos(πp (Va , Vb )))Vb − A2 1 − cos 2 (πp (Va , Vb )) + Va = 0
(
)
设第i个转换码对应的发生频次为H(i) ，且：
Nt =
2 n −1 j =0
0.1
0.2 fin/fs
0.3
0.4
0.5
Vp-p = 0.9Vfs
SNDR=64.1dB ENOB = 10.36 bit
测试系统设计
function generator LPF single-todifferential DC bias
clock
reference voltages
ADC Prototype
图1.5 静态ADC指标
动态指标: • 信噪比(SNR)
是输出端信号功率与总的噪声功率的比 (通常采用正弦输入来测量)
• 信号与噪声加失真的比(SNDR)
是当输入为正弦时, 输出端信号功率与总噪声及谐波 功率的比.
• 有效位数(ENOB)
定义为:
ENOB =
SNDRp − 1.76 6.02
(8)
Logic Analyzer
ADC采样的相关基础知识（网上摘录）
ADC采样的相关基础知识（网上摘录）1 MSPS - 模拟混合信号转换速率（Conversion Rate）是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。
积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。
采样时间则是另外一个概念，是指两次转换的间隔。
为了保证转换的正确完成，采样速率（Sample Rate）必须小于或等于转换速率。
因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。
常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。
1msps=1000 ksps2 kspskilo Samples per Second 表示每秒采样千次，是转化速率的单位。
所谓的转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。
积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。
采样时间则是另外一个概念，是指两次转换的间隔。
为了保证转换的正确完成，采样速率(Sample Rate)必须小于或等于转换速率。
因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。
常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。
1msps=1000ksps3 数据采集中的采样率、缓冲区大小以及，每通道采样数之间的关系采样率，主要取决于你需要分析信号的带宽。
根据采样定理，采样率至少是带宽的两倍。
一般取2.56倍或者更高。
每通道采样数，指的是每次从通道读取的数据长度，其实是从通道的buffer里面读取的。
如果每次读得太少，而且读的间隔过长，那么buffer里面的数据就会堆积，最后导致buffer溢出。
所以buffer size应该大于数据读取间隔*采样率，否则一个间隔的数据就足以把buffer填满了，同时读取的长度也应该保证buffer不会溢出。
ADC基础知识
ADC基础知识
12位ADC是一种逐次逼近型模拟数字转换器。
它有多达18个通道，可测量16个外部和2个内部信号源。
各通道的A/D 转换可以单次、连续、扫描或间断模式执行。
ADC的结果可以左对齐或右对齐方式存储在16位数据寄存器中。
模拟看门狗特性允许应用程序检测输入电压是否超出用户定义的高/低阀值。
ADC的输入时钟不得超过14MHz，否则采样结果不准确，它是由PCLK2经分频产生，因此，初始化阶段需要调用相关函数对它进行预分频
ADC转化时间为1us左右
注： 不能供5V，会烧坏ADC引脚的
--》ADC主要特征：
12位分辨率
转换结束、注入转换结束和发生模拟看门狗事件时产生中断
单次和连续转换模式
从通道0到通道n的自动扫描模式
采样间隔可以按通道分别编程
ADC供电要求：2.4V到3.6V
ADC输入范围：VREF- ≤ VIN ≤ VREF+
注意： 如果有VREF-引脚(取决于封装)，必须和VSSA相连接
注意：
注： 单次转换只转换一次就停止了
不可能同时使用自动注入和间断模式
下面是： 慢速交叉模式。
ADC基础解读
乃奎斯特采样定理面临的问题：
目前我们的接收系统中，中频信号往往属于带宽有限窄带信号(fL, fH)，如果仍然按照fS ≥2fH 进行采样，则采样频率较高，采样数据量大，后端DSP处理的及时性和DSP功耗等问题 都受到挑战
带通采样理论：
对于带通信号(fL, fH), 可以用小于2fH的采样频率fS进行采样，且能不失真恢 复 fS需满足
在71.15KHz≤fS≤72.917的区间时，
最佳采样率为72KHz
分别画出fS=72KHz、71.2KHz、(a7)、12.2F9.8sK=kH701z..52时fKsH的4z8,.4Δk BW=315fs.6-22.8-129.45k=01.3.5KfsHz
采样后频谱，如右图
36k
72k
108k
ADC工作原理
SAR ADC
SAR ADC的通用架构
如图3.1所示，SAR ADC包含了 采样保持电路、 比较器、N-bit DAC、N-bit 寄存器以及逻辑控制电路
SAR ADC的工作原理
SAR ADC实质是实现了二进制搜索算法，N-bit SAR ADC 需要进行N次比较。N-bit寄存器首先将最高位 (MSB)设置为1，即N-bit DAC输出的参考电压为 Vref/2,输入连续模拟信号经过采样保持电路后与 DAC输出的参考电压进行比较，如果VIN＞VDAC， MSB保持为1，反之MSB 重置为0，完成一次比较， 寄存器移至下一位，同样首先将次高位置为1(此时 AD输出参考电压为Vref×3/4 or Vref×1/4)，再进行 比较，如此循环，直至到最低位（LSB）
ADC工作原理
SAR ADC
SAR ADC中DAC的几种拓扑结构
Δ- ΣADC
ADC基本知识
ADC基本知识ADC学习知识整理本文给大家分享了ADC学习知识。
过采样频率:增加一位分辨率或每减小6dB 的噪声，需要以4 倍的采样频率fs 进行过采样.假设一个系统使用12 位的ADC，每秒输出一个温度值(1Hz)，为了将测量分辨率增加到16 位，按下式计算过采样频率：fos=4^4*1(Hz)=256(Hz)。
1. AD转换器的分类下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。
1).积分型积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。
其优点是用简单电路就能获得高分辨率，抗干扰能力强(为何抗干扰性强?原因假设一个对于零点正负的白噪声干扰，显然一积分，则会滤掉该噪声)，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。
初期的单片AD 转换器大多采用积分型，现在逐次比较型已逐步成为主流。
2).逐次比较型SAR逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。
其电路规模属于中等。
其优点是速度较高、功耗低，在低分辩率(<12位)时价格便宜，但高精度(>12位)时价格很高。
3).并行比较型/串并行比较型并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。
由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。
串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为Half flash(半快速)型。
还有分成三步或多步实现AD转换的叫做分级(Multistep/Subrangling)型AD，而从转换时序角度又可称为流水线(Pipelined)型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。
ADC基础1
另外，一致性采样还可以保证傅立叶变换将采样数据的频率成分放入离散频段中。
◆量化、假频与采样抖动
量化误差指的是从时序变化信号中可分离出的最小量值信息，以我们讨论的ADC测试为例，量化误差就是最小步距代表的电 压，或建立输入测试信号的模拟信号源最小分辨率。假频是由采样产生的，它将高频信号认作低频信号。实际上当采样频率小 于信号频率两倍时，采样周期即已违反了奈奎斯特采样规定，对高频信号采用低采样率的结果就好像它是一个低频信号。抖动 误差是指系统输入或采样能力与期望值之间的差异或偏离，换句话说，本来一个有一定幅度的信号预计在时间X产生，但由于 抖动误差会使信号比预期的时间提前或推迟出现；同样抖动误差也可能在采样时产生，原来规定在时间X采集数据但实际却比 预期时间提前或推迟。量化误差、抖动误差和假频都会使输入信号失真，在频谱上出现错误信息。如果测试条件都设置正确， 同时也遵守采样规则，那么时基采样信号经傅立叶变换后的频率部分将提供重要的器件性能参数。图2是一个典型的傅立叶变 换图，突出的部分是基本频率，定义为器件输入频率，在这个例子中是一个1kHz正弦波，图中也显示了在基本频率倍频上出 现的谐波频率和最大幅值。对于我们讨论的ADC器件，从频谱可以算出五个重要动态传输特性，分别是信噪比(SNR)、总谐波 失真(THD)、无杂散动态范围(SFDR)、信号与噪声失真比(SINAD)以及有效位数(ENOB)。
信号与噪声失真比SINAD是输入信号和所有输出信号失真功率（包括谐波成分，不包括直流）比，它测量的是输出信号所有 传递函数非线性加上系统所有噪声(量化、抖动和假频)的累积效果。其定义如下：
式（7）在完美的转换器中，SINAD和SNR是相同的。SNR是转换器所能达到的理想状态，SIN AD是反映转换器实际性能参 数的指标，当然，我们希望SINAD越接近SNR越好。·有效位数（Effective Number of Bits，ENOB）