multisim数字钟的设计与仿真
MULTISIM数字电子技术电子时钟设计实验报告
MULTISIM数字电子技术电子时钟设计实验报告数字时钟一、实验目的学习综合数字电子电路的设计、实现和调试方法。
二、实验内容(1)设计一个24小时制的数字时钟。
(2)要求:计时、显示精度到秒;有校时功能。
采用中小规模集成电路设计。
(3)发挥:增加闹钟功能。
三、设计方案首先构成一个555定时器和分频器产生震荡周期唯一秒的标准“秒”脉冲信号，由74LS160D采用清零法分别组成六十进制的秒计数器、六十进制得分计数器、二十四进制的是计数器。
使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器的进位输出作为分计数器的CP脉冲，分计数器的进位输出作为是计数器的CP脉冲。
使用SEVEN_SEG_COM_K_GREEN数码管作为显示器，74LS48为驱动器。
校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
四、性能指标精度稳定性五、电路框图整时计数器秒计数器分计数器点(24进制) (60进制) (60进制) 报时校时电路秒信号发生器六、电路原理图6.1 六十进制分秒电路 VCC12VVCCU1CLK2U12~CLR1~LOAD9GND8ENT106ENPRCO7155404DQD611CQC512GNDBQB413AQA3 14DCD_HEXVCC74LS160D12VU2CLK2VCC~CLR1~LOAD9U1328ENT10ENPRCO71512GND11DQD61110 CQC5129BQB413AQA314GNDDCD_HEX74LS160DU8AU7A297400N 32317400N60进制分秒电路该图使用的是整体置数，可靠性高。
首先将两片74LS160D接成百进制的计数器。
然后将电路的59状态译码产生LD=1信号，同时接到两片74LS160D上，在下一个计数脉冲到达时，将0000同时置入两片74LS160D中，从而得到60进制的计数器。
进位信号可以直接由门U9A引出。
6.2 二十四进制时电路35U5VCCCLK2~CLR1VCC12VU16~LOAD9ENT10ENPRCO23715GND22DQD21611CQC20512BQB4133AQA314GNDDCD_HEXVCC74LS160D12VU6CLK2~CLRVCC1~LOAD9U172ENT10ENPRCO71527DQDGND26611CQC25512BQB24413AQA314 GNDDCD_HEX74LS160DU11A7400N24进制时电路24进制计数器使用整体置零法接成的。
基于Multisim 10的数字时钟的设计与仿真
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ：Ｍｕ ｌ ｔ ｉ ｓ ｉ ｍ１ ０ ａ ｓ ａ ｌ ｌ ｅ 伍ｃ ｉ ｅ ｎ ｔ ｐ ｌ ａ ｔ ｆ ｏ ｒ ｍ ｆ ｏ ｒ ｔ ｈ ｅ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｄ ｅ ｓ ｉ ｇ ｎ ， ｉ ｓ ａ ｖ ｉ ｒ ｔ ｕ ａ ｌ ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ｓ ｏ ｔ ｆ ｗａ ｒ ｅ ｆ ｏ ｒ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｔ ｅ ｓ ｔ ｏ ｆ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ． Ｔ ｈ ｅ ｄ ｉ ｇ ｉ ｔ ａ ｌ ｃ ｌ ｏ ｃ ｋ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｉ ｓ ｄ ｅ ｓ ｉ ｎｅ ｇ ｄ ｂ ｓｅ ａ ｄ ｏ ｎ Ｍｕ ｌ ｔ ｉ ｓ ｉ ｍ１ ０ ． ｈｅ Ｔ ｄ ｉ ｇ ｉ ｔ ａ ｌ ｃ ｌ ｏ ｃ ｋ ｈ ａ ｓ ｈｅ ｔ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ｓ ｏ ｆ ｄ ｉ ｓ ｐ ｌ ａ ｙ” ｈ ｏ ｕ ｒ ｓ ” ， ’ ’ ｍｉ ｎ ｕ ｔ ｅ ｓ ” ｎ ｄ” ａ ｓ ｅ ｃ ｏ ｎ ｄ ｓ ” ｄ ｅ ｃ ｉ ｍａ ｌ ａ Ｒ ｍ． ｂ ｅ ｒ ． Ｔ ｈ ｅ ｔ ｉ ｍｅ Ｃ ｎ ａ ｂ ｅ ｃ ａ ｌ ｉ ｂ ｒ ａ ｔ ｅ ｄ ｉ ｎ ｄ ｉ ｖ ｉ ｄ ｕ ａ ｌ ｌ ｙ ｎｄ ａ ｔ ｈ ｅ ａ ｕ ｔ ｏ ｍａ ｔ ｉ ｃ ｔ ｉ ｍｅ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ａ ｒ ｅ ａ ｌ ｓ ｏ ｄ ｅ ｓ ｉ ｎｅ ｇ ｄ ． Ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ｒ ｅ ｓ ｕ ｌ ｔ ｓ ｓ ｈ ｏ ｗ ｔ ｈ ａ ｔ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｏ ｆ ｄ ｉ ｇ ｉ ａｌ ｔ ｃ ｌ ｏ ｃ ｋ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｍｕ ｌ ｔ ｉ ｓ ｉ ｍ ｉ ｓ ｆ ｅ ａ ｓ ｉ ｂ ｌ ｅ 。 ｔ ｈ ｉ ｓ ａ ｐ ｐ ｒ ｏ ａ ｃ ｈ ａ ｌ ｓ ｏ ｏ ｆｅ ｒ ｓ ０ ｔ ｈ ｅ ｒ ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ ｓ ｙ ｓ ｔ ｅ ｍ ｏ ｆ ｔ ｈ ｅ ｌ ｆ ｅ ｘ ｉ ｂ ｌ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｄ ｉ ｒ ｅ ｃ ｔ ｉ ｏ ｎ ．
数字时钟仿真设计
基于multisim 10.0的数字时钟仿真设计一、设计目的1、综合运用数字电路的知识，掌握数字时钟的设计方法。
2、掌握计数器、译码器、分频器的设计原理和设计方法。
3、掌握运用仿真软件multisim 10.0设计综合数字电路的方法。
二、设计意义数字时钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，它具有走时准确、校时方便、显示直观、无机械传动装置等特点，因而广泛应用于车站、码头、机场、商店等公共场所。
在控制系统中，数字时钟也常用来做定时控制的时钟源。
三、设计要求1、设计一个具有时、分、秒的十进制数字显示的计时器。
2、具有手动校时、校分的功能。
3、通过开关能实现小时的十二进制和二十四进制转换。
4、具有整点报时的功能。
5、用74系列集成电路设计实现6、电路实现的各功能部分用子电路表示。
四、数字时钟的工作原理数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。
其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。
系统具有时、分、秒的十进制数字显示，因此，应有计数电路分别对“秒脉冲”、“分脉冲”和“时脉冲”计数；由不同进制的计数器、译码器和显示器组成计时系统。
将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用二十四进制或十二进制计数器，可实现对一天24h或10h的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。
数字时钟的原理框图如图1所示。
图1 数字时钟的原理框图五、单元电路设计单元电路分为小时计时模块、分钟和秒计时模块、整点译码电路、时钟产生电路、校时电路等。
待单元电路设计完成后，将各单元电路进行封装连接得到总体电路，进行总体电路的仿真、调试，最终完成数字时钟的设计。
电子时钟 Multisim仿真
一、设计指标1.时间以24小时为一个周期；2.显示时、分、秒；3.有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4.保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
二、设计方框图三、元器件介绍1、74LS7474LS74内部结构图 74LS74管脚图2、74LS47译码器74LS47译码器LT L ×× × × ×H L L L L L L L (5)74LS47译码器真值表注：1、当需要0到15的输出功能时，灭灯输入（BI ）必须为开路或保持在高逻辑电平，若不要灭掉十进制零，则动态灭灯输入（RBI ）必须开路或处于高逻辑电平。
2、当低逻辑电平直接加到灭灯输入（BI ）时，不管其它任何输入端的电平如何，所有段的输出端都关死。
（H=高电平 L=低电平 ×=不定） 3、当动态灭灯输入（RBI ）和 输入端A 、B 、C 、D 都处于低电平而试灯输入(LT)为高时，则所有段的输出端进入关闭且动态灭灯输出（RBO ）处于低电平（响应条件）。
4、当灭灯输入/动态灭灯输出（BI/RBO ）开路或保持在高电平，且将低电平加到试灯输入(LT)时，所有段的输出端都得打开。
*BI/RBO 是用作灭灯输入（BI ）与/或动态灭灯输出（RBO ）的线与逻辑。
3、74LS39074LS390 管脚图双十进制计数器4、74LS08 2输入端四AND74LS08管脚图 74LS08真值表5、74LS00管脚图 6、74HC51D7 74LS51与或非门管脚图7、4060BP-5V4060BP管脚图4060BP结构图8、七段显示数码管数码显示器有多种，按显示方式可分为分段式、点阵式和重叠式；按发光材料可分为辉光显示器、荧光显示器、发光二极管显示器和液晶显示器等。
目前普遍使用的七段式数字显示器主要有发光二极管和液晶显示器两种。
这里主要介绍七段发光二极管组成的数码管原理。
数字时钟的Multisim设计与仿真
数字电子技术课程设计学院：信息工程学院班级：电气二班姓名：刘君宇张迪王应博数字时钟的Multisim设计和仿真一、设计和仿真要求学习综合数字电子电路的设计、实现?基础调研?应用设计、逻辑设计、电路设计?用Multisim软件验证电路设计?分析电路功能是否符合预期，进行必要的调试修改?撰写Project报告，提交Multisim?24???????显示精通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。
在仿真过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。
首先，连接电路图过程中，数码管不能显示，后经图形放大后才发现是电路断路了。
其次，布局的时候因元件比较多，整体布局比较困难，因子电路不如原电路直观，最后在不断努力下，终于不用子电路布好整个电路。
调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。
在整个设计中，计数器的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和24进制的计数器。
同时，在最后仿真时，预置的频率一开始用的是1hz，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。
总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。
数字电子技术基础感想（分工：完成24小时计时功能）本学期我们学习了数字电子技术基础这门课程，通过一学期的学习，我学习到了cmos门电路，ttl门电路，编码器，译码器，触发器和时序电路等数电专业的知识。
上学期接触过模拟电路的知识，在学习数电后，感受到了两门课很多相同又不同的地方。
老师在学期末给我们布置了一个作业，设计数字电路实现时钟功能的作业。
这次作业结合了大部分本学期所学习的知识，综合性极强。
我们在设计中应用了自动校时，并实现了闹钟的功能。
在扩展功能里，我们的时钟可以显示星期，可以整点报时，闹钟功能实现了彩铃响铃。
基于Multisim的数字钟实验电路的设计与仿真
基于Multisim的数字钟实验电路的设计与仿真
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。
数字钟电路的设计和仿真，涉及模
拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计
水平，是电子设计和仿真教学的典型案例。
文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。
1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成[1-3]。
振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。
其总体结构图，如图1 所示。
2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。
此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小[4]。
2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。
在此电路中，分频器的功能主要有两个：1) 产生标准脉冲信号;。
数字时钟的Multisim设计与仿真
.电子电路Multisim设计和仿真学院：专业和班级：：学号：数字时钟的Multisim设计和仿真一、设计和仿真要求学习综合数字电子电路的设计、实现和调试1.设计一个24或12小时制的数字时钟。
2. 要求：计时、显示精确到秒；有校时功能。
采用中小规模集成电路设计。
3.发挥：增加闹钟功能。
二、总体设计和电路框图1. 设计思路1).由秒时钟信号发生器、计时电路和校时电路构成电路。
2).秒时钟信号发生器可由555定时器构成。
3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
2. 电路框图图1. 数字钟电路框图三、子模块具体设计1. 由555定时器构成的1Hz秒时钟信号发生器。
由下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。
图2. 时钟信号发生电路2.分、秒计时电路及显示部分在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。
由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。
显示部分用的是七段数码管和两片译码器74LS48D。
图3. 分秒计时电路3. 时计时电路及显示部分由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法，u1输出端为0011（十进制为3）与u2输出端0010（十进制为2）经过与非门接两片的置数端。
显示部分用的是七段数码管和两片译码器74LS48D。
图4. 时计时电路4. 校时电路校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。
基于Multisim 14仿真设计的多功能数字电子钟
电子产品世界基于Multisim 14仿真设计的多功能数字电子钟Multifunctional digital electronic clock based on simulation design of Multisim 14金子涵，任致远，史旭东，王胜铎 （黑龙江工程学院，哈尔滨150050）摘 要：数字电子钟是一种利用数字电子技术实现计时的钟表。
本文介绍了在Multisim 14仿真软件上设计的满足要求的可调闹钟功能数字钟，对其设计原理、整体框图和各单元电路做了详细说明。
利用Multisim软件具有花费少、效率高、周期短，功能强等优势，可对数字电子钟电路进行分层设计。
将整机框图拆分成多个单元电路，再将各单元电路连线成整机电路，结构清晰，便于理解每个单元电路功能，使整机电路功能一目了然。
关键词：数字电子钟；Multisim 14；可调闹钟；反馈置数法；分层设计0 引言Multisim 14是美国NI公司研发的一款以Windows 为操作平台的EDA工具软件[1]，可以对模拟、数字电路进行仿真与设计，具有丰富仿真分析能力，所以在电子技术领域以Multisim仿真软件为平台进行电路设计非常普遍。
数字电子钟是一种以数字电路技术实现计时的现代计数器，与传统机械式时钟相比，具有更高的准确性和直观性，且无机械装置，使用寿命更长，因此得到了广泛使用。
从原理上讲，数字电子钟是一种典型数字电路，包括组合逻辑电路和时序电路[2]，所以，本文借助Multisim 14软件仿真数字电路便捷高效的优势，进行模块化电路设计，使得设计花费少、效率高、周期短。
1 设计任务１．１ 基本功能1）应用模拟振荡电路实现正弦波时钟信号发生，并作为数字钟的时钟信号。
2）实现数字时钟计时功能，时间以24 min为1个周期。
3）用数码管显示分钟、秒。
１．２ 扩展功能1）具有校时功能，可以对分钟和秒单独校时。
2）计时过程具有闹钟功能，到达指定时间（时间可选定）蜂鸣。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
吉首大学
数字时钟的设计与仿真
目录
1.设计要求
2.总电路图及工作原理
3.电路组成介绍
3.1脉冲形成电路
3.2分频电路
3.3 60进制计数器及显示电路3.４ 12进制计数器及显示电路3．5 时间设置电路
4. 电路的测试
5.分析与评价
附录：元器件清单
1.设计要求
本次设计任务是要求用Multisｉm12．0软件设计一个数字时钟电路，即用数字显示出时间结果。
设计要求如下:
(a)以数字形式显示时、分、秒。
（b）小时计时采用１2进制的计时方式,分、秒采用60进制的计时方式。
(ｃ)要求能够对时钟进行时间设置。
２. 总电路图及工作原理
数字时钟的总电路图如下所示:
数字时钟工作原理：数字时钟电路由５55振荡发生器、分频器、两个60进制分秒计数器、一个１2进制小时计数器以及6个数字显示器组成。
电路工作时由555振荡器产生频率为100０ＨZ的脉冲，经由三个74LS90Ｄ构成的千分频的分频器得到频率为1ＨＺ的脉冲,脉冲输入计数电路(分秒由60进制计数电路计数，小时由１2进制计数电路计数），然后将相应数字显示到数字显示器上即所要显示的时间。
另外,时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。
电路的设计流程图如下所示
3．电路组成介绍
3.1 脉冲形成电路
脉冲形成电路为５5５计时器组成的振荡电路。
考虑到时钟对精度要求较高,故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。
555振荡器的参数确定:T＝0.7（R1+R2)C＝1mｓ,ｆ=１/t＝1KHZ,故可令R1=1kΩ，Ｒ２=1０ＫΩ，C=0．1uＦ。
(以上设置在实际仿真的时候速度过慢,故在实际仿真中):
脉冲形成电路如下所示
3.2 分频电路
分频电路是三个用十进制计数器7４LＳ90串联而成的千分频的分频器。
分频原理是在74LＳ9０的输出端子中,从低位输入１0个脉冲才从高位输出1个脉冲,这样一片74LS90就可以起十分频的作用，三个7４LS9０串联就构成了千分频的电路,输出的便是1HZ的标准脉冲信号。
分频电路如下所示:
3.3 ６0进制计数器及显示电路
在数字时钟电路中,分与秒的计数电路是由两个７4LS9０Ｄ组成的60进制的计数电路实现的。
在下图中,U3是十进制计数器，U4的QD作为十进制的进位信号,74ls90计数器是十进制异步计数器，用置零的方法实现十进制计数,Ｕ4和与非门构成六进制，其中与非门输出进位信号。
3.４ 12进制计数器及显示电路
在数字时钟电路中,小时的计数电路是由两个７４LＳ90Ｄ组成的12进制的计数电路实现的。
如下图所示,计数电路由Ｕ１和U４俩部分组成。
当时个位U １计数为2，Ｕ4计数为1时，两片74lｓ９0复零,从而构成12进制计数。
3.５时间设置电路
时间设置电路由一个单刀双掷开关与一个脉冲计数器组成。
用单刀双掷开关
切换计数功能与调时功能，另一端接计数器的脉冲输入端,开关置于函数发生器
这一端便可以校时,置于计数器的进位端便是计时。
不校正时间时开关都应打在
与非门的那一端，校时时可用键盘操作改变开关的状态。
如此，在时钟运行前及
正在运行的过程中均可实现调时功能。
时间设置线路图如下所示（双掷开关左打调时，右打计数）：
调时部分
4.电路的测试
（a)５55振荡器产生的脉冲
（ｂ)经过分频器产生的脉冲
(c ）计数电路的测试
左掷
左掷
左掷
经测试得知所设计的数字时钟电路能够成功的实现时钟的计时功能,而且能够成功的对所设计的时钟进行调时（调时顺序按三个双掷开关从右到左）。
5.电路分析与评价
所设计的时钟电路工作时由５55振荡器产生频率为100０HZ的脉冲，经由三个74LS90Ｄ构成的千分频的分频器得到频率为1ＨＺ的脉冲，脉冲输入计数电路后将相应数字显示到数字显示器上即所要显示的时间。
经电路测试得知所设计的数字时钟电路能够成功的实现时钟的计时功能，而且能够成功的对所设计的时钟进行调时,达到了设计的要求。
电路的不足之处在于实际仿真过程中数字的变化速度比理论值要慢得多,所以调试后的电路很难达到秒计数器变化速度为标准的一秒钟。
-- 附录:元器件清单
--。