ARM存储器结构
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
arm常用的名词解释
arm常用的名词解释ARM（Advanced RISC Machine）是一种常用的计算机架构，被广泛应用于移动设备、嵌入式系统和单片机等领域。
本文将对ARM常用的一些名词进行解释，以帮助读者更好地了解ARM架构。
1. RISC（Reduced Instruction Set Computer）：精简指令集计算机。
相对于复杂指令集计算机（CISC），RISC采用简化指令集，每条指令都非常简单，执行速度快，并且易于设计和优化硬件。
2. 架构：计算机系统的基本设计和组织原则。
ARM架构设计了一套标准的指令集和寄存器组织，以及与之兼容的处理器核心，为ARM生态系统提供了一致的编程接口。
3. 处理器核心（Processor Core）：ARM的核心部分，负责执行指令和进行算术逻辑运算。
常见的ARM处理器核心包括Cortex-A系列（用于应用处理器）、Cortex-M系列（用于嵌入式系统和微控制器）和Cortex-R系列（用于实时应用和嵌入式处理器）。
4. 指令集架构（Instruction Set Architecture）：定义了一套计算机指令的规范和编码方式。
ARM指令集架构包括ARMv8-A、ARMv7-A、ARMv6-M等不同的版本，不同版本支持不同的指令集和功能。
5. 寄存器：位于处理器核心内部的高速存储器，用于存储指令执行过程中需要操作的数据。
ARM体系结构中，常见的寄存器包括通用寄存器、程序计数器、状态寄存器等。
6. 多核处理器（Multi-core Processor）：使用多个处理器核心的处理器。
ARM 架构支持多核处理器的设计，使得多个核心可以同时进行计算任务，提高处理能力和并行性能。
7. SoC（System on a Chip）：一种集成了多个功能组件的芯片，包括处理器核心、内存控制器、I/O接口等。
ARM架构广泛应用于SoC的设计，提供了高度集成的解决方案，节省了系统板块的空间和功耗。
单片机课件第二章 ARM体系结构
2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式，ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中，指令中的地址码字段给出的是寄存器编 号，指令执行时直接取出寄存器值操作。
例如指令： MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC，R14～R0，CPSR（ARM v4及以上版本）
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射
在Thumb状态下，程序计数器PC（Program Counter）使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态：当操作数PSR控制位T为1时，执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常，则当异常处理（IRQ、 FIQ、Undef、Abort和SWI）返回时，自动转换到Thumb状态。（异 常都是在ARM 状态中执行） ARM状态：当操作数PSR控制位T为0时，执行BX指令进入ARM状态 ；处理器发生异常（IRQ、FIQ、Reset、Undef、Abort和SWI）。在 此情况下，把PC内容复制到异常模式的链接寄存器中，并且异常处 理将从异常向量地址开始。
sys（系统模式）：运行具有特权的操作系统任务。
und（未定义指令中止模式）：当未定义的指令执行时进入该 模式，可用于支持硬件协处理器的软件仿真。
ARM体系架构解析ppt课件
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
ARM体系结构详解精
ARM嵌入式系统第2章ARM体系结构ARM微处理器的编程模型♦ARM徴处理器的工作状态♦ARM体系结构的存储器格式♦ARM体系结构的指令长度及数据宽度♦ARM微处理器的处理器模式♦ARM体系结构的寄存器组织♦ARM微处理器的异常状态字、半字、字节字（Word）在ARM体系结构中，字的长度为32位半字（Half-Word）在ARM体系结构中，半字的长度为16位字节（Byg）在ARM体系结构中，字节的长度为8位。
ARM微处理器的工作状态（1）字对齐：四字节对齐半字对齐：两字节对齐两种状态:♦ARM状态：处理器执行32位的字对齐的令♦Thumb状态：处理器执行16位的、半字对齐的Thumb指令处理器工作状态的转变并不影响处理器的工作模式和相应寄存器中的内容。
I ARM微处理器的工作状态(2 )状态切换：BX {<cond>} <Rm><cond>指令的条件码。
忽略时无条件执行。
<Rm>子存器中为跳转的目标地址，当<Rm><存器的bit[O]为0时, 目标地址处的指令为ARM指令；当<Rm>^存器的bit[O]为1时，目标地址处的指令为Thumb 指令。
伪代码：if ConditionPassed(cond) thenT Flag=Rm[O]PC=Rm AND OxFFFFFFFEARM微处理器在复位或上电时处于ARM状态，发生异常时处于ARM状态。
右ARM体系结构的存储器格式(1)ARM体系结构所支持的最大寻址空间为4GB (2^字节)♦大端格式(Big Endian)字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。
♦小端格式(Little Endian)低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。
字地址字地址右ARM 体系结构的存储器格式(2)(0H)=0123H (4H)=4567H (8H)=89ABHBig Endian(0H)=3210H (4H)=7654H (8H)=BA98HLittle Endian右ARM 体系结构的存储器格式(3)8 9 AB4 5 6 7 0123一 “A ・■ • rO= 0x11223344 I 11 I 22 33 ： 44 ILittle endian Big endianR2 =异FI*右 ARM 体系结构的指令长度及数据宽度♦指令长度：32位（在ARM 状态下） 16位（在Thumb 状态下）♦数据宽度： 字节（8位） 半字（16位） 字（32位）三种数据宽度对存储器及外部设备的访问。
ARM 的存储器格式
ARM体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据，从第四个字节到第七个字节放置第二个存储的字数据，依次排列。作为32位的微处理器，ARM体系结构所支持的最大寻址空间为4GB（2 32 字节）。
ARM体系结构可以用两种方法存储字数据，称之为大端格式和小端格式，具体说明如下：
大端格式：
在这种格式中，字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。
小端Байду номын сангаас式：
与大端存储格式相反，在小端存储格式中，低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。
ARM 嵌入式 存储器控制
7.6 外部存储器控制器（EMC）
相关寄存器
存储器组配臵寄存器0～3（BCFG0～3）：
位
功能
23:16
保留
15:11
WST2
10
RBLE
9:5
WST1
4
保留
3:0
IDCY
外部存储器读访问波形（WST1=0）：
XCLK CS OE WE/BLS Addr Data
变化数据
有效地址
WST1=0 1个等待周期
Flash 存储器组0
ARM局部总线
Flash 存储器组1
预取指缓存 分支跟踪缓存
2×128位
总线 接口
预取指缓存 分支跟踪缓存
2×128位
数据缓存区 选择
MAM结构
Flash中除了存储指令之外，还 可用来存储不修改或者很少修 改的数据，所以在MAM模块中 设计有数据缓冲区。数据缓存 区可以提高顺序读取数据的操 作速度。但是对随机读取操作 几乎没有加速效果。 Flash编程由另一个独立的模块 完成，Flash在进行编程操作时 禁止访问。在编程操作结束后， 缓存区的数据将自动失效，可 以避免读取到无效的数据。
D[7:0]
1.地址总线上出现地址； 2.数据总线上出现数据 0x??AA，高8位无效； 3.控制线nBLS0、nCS0和 nWE拉低，将低8位数据写 入芯片。
D[15:8]
nBLS0 nBLS1 nCS0 nWE
D[15:8]
nLB nUB nCE nWE
LPC2200
外部 SRAM
7.6 外部存储器控制器（EMC）
总线
外部存储器或 外部I/O器件 外部存储器或 外部I/O器件 外部存储器或 外部I/O器件 外部存储器或 外部I/O器件
ARM体系结构
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ARM存储器结构
ARM存储器：片内Flash、片内静态RAM、片外存储器
映射就是一一对应的意思。
重映射就是重新分配这种一一对应的关系。
我们可以把存储器看成一个具有输出和输入口的黑盒子。
输入量是地址，输出的是对应地址上存储的数据。
当然这个黑盒子是由很复杂的半导体电路实现的，具体的实现的方式我们现在不管。
存储单位一般是字节。
这样，每个字节的存储单元对应一个地址，当一个合法地址从存储器的地址总线输入后，该地址对应的存储单元上存储的数据就会出现在数据总线上面。
普通的单片机把可执行代码和数据存放到存储器中。
单片机中的CPU从储器中取指令代码和数据。
其中存储器中每个物理存储单元与其地址是一一对应而且是不可变的,UGG boots。
而ARM比较复杂，ARM芯片与普通单片机在存储器地址方面的不同在于：ARM芯片中有些物理存储单元的地址可以根据设置变换。
就是说一个物理存储单元现在对应一个地址，经过设置以后，这个存储单元就对应了另外一个地址了（这就是后面要说的重新映射）。
例如将0x00000000地址上的存储单元映射到新的地址0x00000007上。
CPU存取0x00000007就是存取0x00000000上的物理存储单元。
（随便举的例子为了说明道理，没有实际意义）
存储器重新映射（Memory Re-Map）
存储器重新映射是将复位后用户可见的存储器中部分区域，再次映射到其他的地址上。
存储器重新映射包括两个方面：1、Boot Block重新映射（关于Boot Block的相关内容看我博客中的另一篇文章）。
2、异常（中断）向量重新映射
Boot Block重新映射：本来Boot Block在片内Flash的最高8KB，但是为了与将来期间相兼容，生产商为了产品的升级换代，在新型芯片中增加内部Flash容量时，不至于因为位于Flash高端的Boot Block的地址发生了变化而改写其代码，整个Boot Block都要被重新映射到内部存储器空间的顶部，即片内RAM的最高8KB。
（地址为：
0x7FFFE000~0x7FFFFFFF）
异常（中断）向量重新映射：本来中断向量表在片内Flash的最低32字节，重新映射时要把这32个字节再加上其后的32个字节(后面这32个字节是存放快速中断IRQ的服务程序的)共64个字节重新映射(地址为：0x00000000~0x0000003F)重新映射到的地方有三个：内部Flash高端的64字节空间、内部RAM低端的64字节空间和外部RAM低端的64字节空间，再加上原来的内部Flash低端的64字节空间，异常向量一共可以在四个地方出现。
为了对存储器映射进行控制，处理器设置了存储器映射控制寄存器MEMMAP，其控制格式如下图所示：
注：1、当MEMMAP[1:0]=00时是映射到内部Flash高端，同内部Flash高端的Boot Block 一起又被映射到了内部RAM高端
2、当MEMMAP[1:0]=01时相当于没有重新映射，异常向量表在内部Flash低端
3、当MEMMAP[1:0]=10时映射到了内部RAM的低端
4、当MEMMAP[1:0]=11时映射到了外部RAM低端。