数字电路期末复习题
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数字电路期末知识点复习题
数字电子电路复习练习题一、填空题1．半导体具有三种特性，即：热敏性、光敏性和_________性。
2．集电极反向饱和电流I CBO是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较_________。
3．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数⎺F 。
4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。
5．从TTL 反相器的输入伏安特性可以知道两个重要参数，它们是____________和____________。
6． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。
7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。
8． 时序电路除了包含组合电路外，还必须包含具有记忆功能的_________电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_________ 变量。
9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D =___________，⎺S D =___________。
10．JK触发器当J =K =________时，触发器Q n+1=⎺Q n 。
11．n 位二进制加法计数器有_________个状态，最大计数值为_________。
12．用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R 、C 表示，则该单稳态触发器形成的脉冲宽度t w ≈____________。
13．施密特触发器具有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同的。
14．组成ROM 电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态，存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。
12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.１B.２C.４D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输入情况下，“与非”运算的结果是逻辑0。
10套数字电路复习题(带完整答案)
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数字电路期末考试复习题
1．555定时器的阈值分别为 ． 定时器的阈值分别为 。 2．555定时器输出端状态的改变有 现象，回差电压为 。 ． 定时器输出端状态的改变有 现象， 3．555定时器构成的多谐振荡器如图，其振荡周期为 。 定时器构成的多谐振荡器如图， ． 定时器构成的多谐振荡器如图 其占空比为 。
1、1/3Vcc，2/3Vcc；2、滞回现象，回差电压为 、 ， ； 、滞回现象，回差电压为1/3Vcc
、（13分 电路如题图5所示 设初态Q 所示， 七、（ 分）电路如题图 所示，设初态 2 Q1 Q0=000， ， 1、试分析该电路是同步还是异步？ 、试分析该电路是同步还是异步？ 2、列出电路的激励（驱动）方程； 、列出电路的激励（驱动）方程； 3、列出电路的状态方程； 、列出电路的状态方程； 4、画出状态转换图； 、画出状态转换图； 5、说明该时序电路功能；能否自启动？ 、说明该时序电路功能；能否自启动？
6．图示电路的名称是什么？对触发信号的逻辑电平有 ．图示电路的名称是什么？ 何要求？ 何要求？ 输出波形是什么形状？ 的占空比是否相等？ 输出波形是什么形状？uo1和uo2的占空比是否相等？ 和 的占空比是否相等
施密特触发器，触发信 施密特触发器， 号的高电平应大于 Vcc2/3，低电平应小于 ， Vcc/3 方波， 方波，相同
练习 1、TTL与非门为提高开关速度，可采取 、 与非门为提高开关速度， 措施。 与非门为提高开关速度 措施。 2、CMOS数字集成电路与 、 数字集成电路与TTL数字集成电路相比突出的 数字集成电路相比突出的 数字集成电路与 优点是 。 信号波形。在数字系统中， 3、多谐振荡器可产生 信号波形。在数字系统中， 电路可以产生脉冲定时。 电路可以产生脉冲定时。 555定时器组成施密特触发器 定时器组成施密特触发器， 4、用555定时器组成施密特触发器，当输入控制端外接 10V电压时 电压时， 10V电压时，回差电压为 。 一个无符号12位数字量输入的DAC 12位数字量输入的DAC， 5、一个无符号12位数字量输入的DAC，其分辨率为 位。 1、抗饱和；2、静态功耗低；3、矩形脉冲、单稳态 、抗饱和； 、静态功耗低； 、矩形脉冲、 4、5V ；5、12 、 、
数电复习资料(含答案)
数电期末考试复习题（习题册）（含答案）第一章（选择、判断共20题）一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。
数电期末考试试卷及答案
一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。
2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。
3)以下类型门电路多余的输入端应如何处理：TTL 与非门：接高电平或者悬空或者并联，CMOS 与非门：接高电平或者并联。
4）逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。
5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。
6)TTL 反相器的阈值电压为V TH =1.4V 。
若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。
7)RS 触发器的特性方程为：Q*=S+R’Q ，(约束条件：SR=0)，T 触发器的特性方程为：Q*=T’Q+TQ’。
8)16选1数据选择器的地址端有4位，n 个触发器构成计数器的最大计数长度为2n 。
9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，如图（1-2）所示计数器电路为___6___进制计数器。
10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发），边沿触发，其中边沿触发的触发器抗干扰能力最强。
11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。
图（1-3）中555定时器接成的是施密特触发器。
√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分，按步骤酌情给分)1）CDACD ABC AC Y +++=''2）求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3）356710(,,,)(,,,,)Y A B C D m m m m m =∑，给定约束条件：012480m m m m m ++++=。
数电期末考试试卷
数电期末考试试卷一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算2. 以下哪个不是组合逻辑电路的特点？A. 输出只与当前输入有关B. 输出与输入的过去状态有关C. 没有反馈回路D. 可以并行工作3. 触发器的主要用途是：A. 实现逻辑运算B. 存储二进制数据C. 作为放大器使用D. 进行信号调制4. 在数字电路中，同步计数器和异步计数器的主要区别是：A. 同步计数器的时钟频率更高B. 异步计数器的计数速度更快C. 同步计数器的输出是同步的D. 异步计数器的计数过程是连续的5. 下列哪个不是数字电路的优点？A. 抗干扰能力强B. 集成度高C. 功耗大D. 易于实现大规模集成电路6. 以下哪个是数字电路中常用的时钟信号？A. 正弦波B. 方波C. 锯齿波D. 三角波7. 以下哪个不是数字电路中常用的存储元件？A. 触发器B. 寄存器C. 计数器D. 锁存器8. 在数字电路中，布尔代数的基本运算不包括：A. 与B. 或C. 非D. 加9. 以下哪个是数字电路中实现数据传输的常用方式？A. 并行传输B. 串行传输C. 模拟传输D. 无线传输10. 以下哪个是数字电路中实现数据存储的常用方式？A. 静态RAMB. 动态RAMC. 只读存储器D. 所有选项都是二、填空题（每空1分，共10分）11. 数字电路中最基本的逻辑门是______和______。
12. 一个4位二进制数可以表示的最大十进制数是______。
13. 一个3位二进制计数器的最大计数值是______。
14. 在数字电路中，一个8位的寄存器可以存储的二进制数据量是______位。
15. 布尔代数中的德摩根定律指的是非（A与B）等价于______与______。
三、简答题（每题5分，共10分）16. 简述数字电路与模拟电路的主要区别。
17. 描述同步计数器和异步计数器的工作原理及其应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子电路复习练习题一、填空题1．半导体具有三种特性，即：热敏性、光敏性和______掺杂___性。
2．集电极反向饱和电流I CBO是指发射极___开路______时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较____小_____。
3．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的__与___与__或运算__互换，_____0，1____互换，___反变量__与__原变量__互换，就得到F的反函数⎺F。
4．格雷码又称___循环_____码，其特点是任意两个相邻的代码中有____1___位二进制数位不同。
5．从TTL反相器的输入伏安特性可以知道两个重要参数，它们是______输入短路电流______和_______输入漏电流____ _。
6．输出n位代码的二进制编码器，一般有____n2______个输入信号端。
7．全加器是指能实现两个加数和______（低位）进位信号______三数相加的算术运算逻辑电路。
8．时序电路除了包含组合电路外，还必须包含具有记忆功能的___存储______电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进____时间_____ 变量。
9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D=_____0______，⎺S D=____1_______。
10．JK触发器当J=K=____1____时，触发器Q n+1=⎺Q n。
11．n位二进制加法计数器有_____n2____个状态，最大计数值为___2 n-1_____。
12．用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C 表示，则该单稳态触发器形成的脉冲宽度t w≈_____1.1RC_______。
13．施密特触发器具有两个____稳定_____状态，当输出发生正跳变和负跳变时所对应的_____输入____电压是不同的。
14．组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______三态________控制，二是提高带负载能力。
15．当RAM的字数够用、位数不够用时，应扩展位数。
其方法是将各片RAM的_____地址输出端_______端、R/⎺W端和CS端并联起来即可。
16、由n 位寄存器组成的环型移位寄存器可以构成 8 进制计数器。
17、四位扭型计数器初始状态是1000，经过10个时钟脉冲后状态为 0100 。
二、选择题1．与晶体三极管组成的电路相比，MOS 管组成电路的主要特点是 ____输入电阻高_____ 。
a ．电流控制；b ．输入电阻高；c ．带负载能力强2．下列数码均代表十进制数6，其中按余3码编码的是____1001_____。
a ．0110；b ． 1100；c ．10013． 已知逻辑函数Y=AB+A ⎺B+⎺A ⎺B ，则Y 的最简与或表达式为______c______。
a ．A ；b ．A+⎺A ⎺B ；c ． A+⎺B ；d ．⎺A+B4．TTL 与非门扇出系数的大小反映了与非门_____带负载______能力的大小。
a ．抗干扰；b ．带负载；c ． 工作速度5． 如果采用负逻辑分析，正或门即_____负与门_______。
a ．负与门；b ．负或门；c ．或门6．七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD 码）应为_____0110_______。
a ．0011；b ．0110；c ．0101；d ．01007． 一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是____3_____个。
a ．2；b ．3；c ．4；d ．88．要实现输入为多位、输出为多位的功能，应选用中规模集成_____译码器______组件。
a ．编码器；b ．译码器；c ．数据选择器；d ．数值比较器 9．对于J-K 触发器，若J=K ，则可完成____T_____触发器的逻辑功能。
a ．R-S ；b ．D ；c ．T ；d ．J-K10．3个移位寄存器组成的扭环形计数器，最多能形成_____6_______个状态的有效循环。
a ．3；b ．4；c ．6；d ．811． 555定时器输入端U I1端（管脚6）、 U I2 端（管脚2）的电平分别大于32U DD 和 31U DD 时（复位端⎺R D =1），定时器的输出状态是____0_____。
a．0 ；b．1 ；c．原状态12．555定时器构成的单稳态触发器的触发电压u i应_____小于_______U DD。
a．大于；b．小于；c．等于；d．任意13．只读存储器ROM的功能是_____只能读出存储器的内容且断电后仍保持_______。
a．只能读出存储器的内容且断电后仍保持；b．只能将信息写入存储器；c．可以随机读出或写入信息；d．只能读出存储器的内容且断电后信息全丢失14．用____8_____片1k⨯4 的ROM可以扩展实现8k⨯4 ROM的功能。
a．4；b．8；c．16；d．3215、555定时器构成的单稳态触发器输出脉宽tw为( 0.7RC )。
A.1.3RCB.1.1RCC.0.7RCD.RC16、A/D转换器中，转换速度最高的为( 并联比较型)转换。
A. 并联比较型B. 逐次渐近型C. 双积分型D. 计数型17、4位集成数值比较器至少应有端口数( 16 )个。
A. 18B. 16C. 14D. 12三、简述题。
1．最小项的性质。
（1）任意一组变量取值下，只有一个最小项的对应直为1；（2）任何两个不同的最小项的乘积为0；（3）任何一组变量取值下，全体最小项之和为1；2．组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。
在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。
常用的消除竞争冒险方法：输入端加滤波电容，加封锁或选通脉冲。
修改逻辑设计等。
3．用中规模集成计数器构成任意进制计数器的三种方法及各自的原理。
（1）级连法：将若干片计数器串联连接，若个计数器的记数容量分别为N1，N2，则总的计数容量N=N1*N2*N3* 。
四、分析、设计、化简题4．1将下列逻辑函数化简成最简与或表达式。
（1）Y1=A⎺B⎺C+⎺A⎺B+⎺AD+C+BD（用公式法）（2）Y2=AB⎺C+AB⎺D+⎺ABC+AC⎺D（⎺B⎺C+⎺BD=0）（3）Y3（A，B，C，D）=∑ m（2，3，7，8，11，14）+∑ d（0，5，10，15）4．2TTL电路如图4．2 (a)所示，写出输出Y的逻辑表达式，试根据图（b）的波形画出输出Y的波形。
（a）（b）图4．24．3 试用以下几种组件分别实现逻辑函数F = AB + AC + BC（1）四选一数据选择器（四选一数据选择器的逻辑功能见式4.3.1）；（2）3线－8线译码器T4138（逻辑功能见式4.3.2）；数据选择器和译码器的外部引线排列示意图分别见图4.3.1和图4.3.2， T4138选通时，S1＝1，⎺S2＝⎺S3＝0。
Y=（D10⎺A2⎺A1+ D11⎺A2A1+ D12A2⎺A1+ D13A2A1）S（式4.3.1）（式4.3.2）图4.3.1 图4.3.2 4．4 分析图4.4电路，2线—4线译码器的功能表达式见式4.4。
（1）写出输出F的表达式；（2）填表4.4；（3）说明图4.4电路的功能。
Y0=⎺A1⎺A0，Y1=⎺A1A0，Y2=A1⎺A0，Y3=A1A0 （式4．4）表4.4图4.44．5两片3线－8线译码器连成的电路如图4.5所示。
3线－8线译码器T4138逻辑功能表达式见式4.5，正常工作时S1＝1，⎺S2＝⎺S3＝0。
分析电路，填写真值表（见表4.5），说明电路功能。
图 4.5表4.54．6 电路如图4.6所示，图中① ~ ⑤均为2线—4线译码器。
1．欲分别使译码器① ~ ④处于工作状态，对应的C 、D 应输入何种状态（填表4.6.1）； 2．试分析当译码器①工作时，请对应A 、B 的状态写出⎺Y 10 ~ ⎺Y 13的状态（填表4.6.2）； 3．说明图4.6电路的逻辑功能。
2线—4线译码器的功能见式4.6，工作时⎺S = 0。
（式4. 6）图4.6 表4.6.1 表4.6.24．7 触发器电路如图4.7 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q 的波形。
设各触发器的初始状态均为“0”。
（a）（b）图4.74．8触发器电路如图4.8(a) 所示，写出触发器输出Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
（a）(b)图4.84．9 触发器电路如图4.9 (a) 所示，写出触发器输出端Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
(a)（b）图4. 94．10十进制计数器T4160构成的计数器电路如图4. 10所示。
T4160的功能见表4. 10。
（1）分析该电路是几进制计数器，画出状态转换图；（2）若改用复位法，电路该如何连接，画出连线图。
表4.10图4. 104．11电路如图4.11所示。
3线-8线译码器的功能表达式参见式4．5，十进制计数器的功能参见表4．10。
（1）说明虚线框内的电路为几进制计数器，画出状态转换图；（2）说明整个电路实现什么功能。
图4.114．12 由4位同步二进制计数器T4161组成的电路如图4.12，T4161的功能参见表4. 10。
试求：（1）当预置数输入端D3D2D1D0分别为0011和0101时，计数器的计数进制各为多少？（2）画出两种情况下的状态转换图。
图4.124．13分析图4.13计数器电路的功能，分别写出M =1和M =0时 LD的表达式，说明当M =1和M =0时电路的进制。
T4161为四位二进制加法计数器，其功能参见表4.10。
图4.134．14试用四位二进制加法计数器T4161芯片构成十三进制加法计数器，其状态转换图见图4.14（a），T4161的外部引线排列见图4.14（b）、功能参见表4.10。
（a）（b）图4.144．15电路如图4.15所示。
分析电路，说明它是几进制加（减）法计数器，画出状态转换图。
如果要使电路实现相应的逆运算，电路应如何连接，画出电路连接图。
T4191是四位同步可逆计数器，其功能见表4.15所示。
表4.154．16 555定时器见图4.16（a）所示。
（1）试用图（a）所示的555定时器构成一个施密特触发器，画出连线图；（2）定性画出该施密特触发器的电压传输特性；（3）若电源电压U cc=6V，输入电压为图（b）所示的三角波，对应画出输出u o的波形。