【精品课件】门电路及使用注意事项
重点与难点： 重点： TTL集成逻辑门电路的外部特性。 OC门和TTL三态门的应用。 难点： TTL集成逻辑门电路的结构、工作原理和外部特性 OC门和TTL三态门的工作原理。
课堂讨论： 高阻态的含义； OC门和TTL三态门的应用。
现代教学方法与手段： 投影 PowerPoint
复习（提问）： 与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。
数≥8。 5）传输延迟时间
输出电压由高电平变为低电平的传输延迟 时间称为导通传输延迟时间，记做tPHL；输 出电压由低电平变为高电平的传输延迟时间 称为截止传输延迟时间，记做tPLH。
定义与非门的传输延迟时间为tPLH 和tPHL 的算术平均值，记做tpd 。tpd 的典型值一般 为10~20ns。
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
1234567
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
1234567
1A 1B 1Y 2A 2B 2Y GND 1A 1B NC 1C 1D 1Y GND
+VCC(+5V)
AB
Y
R
5V
D1
3kΩ
00
0
A
Y
01
0
D2 0V B
10
0
11
1
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0.7V 0.7V 0.7V 5V
D1 D2 导通 导通
导通 截止 A
截止 导通 B
截止 截止
Y=AB
&
Y
2、二极管或门
5V A
D1 0V B
D2
AB
Y
00
74LS00 的引脚排列图
74LS20 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
TTL非门
+VCC VCC 4A 4Y 5A 5Y 6A 6Y
R1 3kΩ
R2 750Ω
T3
R4 100Ω
14 13 12 11 10 9 8
A T1
T2
T4
Y
74LS04
R3
①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导 通、T4截止，输出Y=0。 ②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5 截止、T4饱和导通，输出Y=1。
YABCD
6. 集电极开路与非门（OC门）
问题的提出： 为解决一般TTL与非门不能线与而设计的。
YAB
TTL与或非门
R1
R2
+VCC R4
VCC 2B 2C 2D 2E 2F 2Y
T3
A
T1
T2
T4 Y
14 13 12 11 10 9 8 74LS51
B
R'1
T5 R3 R5
1234567
C
T'1
T'2
D
TTL与或非门电路
2A 1A 1B 1C 1D 1Y GND 74LS51 的引脚排列图
门电路
逻辑门电路：用以实现基本和常用逻辑运算的电 子电路。简称门电路。
基本和常用门电路有与门、或门、非门（反相 器）、与非门、或非门、与或非门和异或门等。
逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管与门
0
Y
01
1
R
10
1
3kΩ
11
1
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4 .3 V 4 .3 V 4 .3 V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A ≥1
Y B
3. 三极管非门电路
+5V
1kΩ
A
Y
4.3kΩ
Y
A
β=40 A
1
Y
0
1
1
0
电路图
3）噪声容限：把不会破坏与非门的输出逻辑状态所允许的最大干 扰电压值。噪声容限越大，说明抗干扰能力越强。
低电平噪声容限VNL ：VNL = VOFF – VILmax 高电平噪声容限VNH ： VNH = VIHmin - VON
4）扇出系数 带同类门的个数。表示门电路的负载能力。对于典型电路，扇出系
接入外接电阻R后： ①A、B不全为1时，uB1=1V，T2、T3截止，F=1。 ②A、B全为1时，uB1=2.1V，T2、T3饱和导通，F=0。
R5
T5
360Ω 3kΩ
1234567
1A 1Y 2A 2Y 3A 3Y GND
TTL反相器电路
6 反相器74LS04 的引脚排列图
①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。
YA
TTL或非门
R1
R2
R4 +VCC VCC 3Y 3B 3A 4Y 4B 4A
第5 讲
课时授课计划 课程内容
内容：分立元件门电路 TTL集成逻辑门电路 CMOS传输门 门电路使用注意事项
目的与要求： 了解分立元件与门、或门、非门及与非门、或非门的工作原
理和逻辑功能。 了解TTL集成逻辑门电路的结构、工作原理和外部特性。 掌握OC门和TTL三态门的工作原理及有关的逻辑概念。 了解CMOS门的特点 。 掌握集成门电路的使用方法。
逻辑符号
4. 组合门电路
5. TTL与非门 了解工作原理，掌握主要外部特性和参数。
演示
1）电压传输特性
工作区：AB段（截止区） UI<0.6V UO=UOH
DE段（饱和区）UI>1.5V UO=UOL
线性区：BC段 0.6V<UI<1.3V UI
UO
转折区：CD段 1.3V<UI<1.5V UI
UO
2）关门电平、开门电平和阀值电压 （1）关门电平：在保证输出为标准高电平（3V）时允许输入低电平的最大值，用UOFF表示。
2）开门电平：在保证输出为标准低电平（0.3V）时允许输入高电平的最小值，用UON表示。
UON约为1.2V。当UI>UON时，与非门才开通，输出低电平。 （3）阀值电压：电压传输特性转折区中点对应的输入电压。又称为门槛电压。
A
T1
T3 T2
14 13 12 11 10 9 8
T4
Y
74LS02
R'1
T5 R3 R5
1234567
B
T'1
T'2
1Y 1B 1A 2Y 2B 3A GND
TTL或非门电路
74LS02 的引脚排列图
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2 基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、 T4导通，输出为高电平，即Y＝1。
课堂讨论： 高阻态的含义； OC门和TTL三态门的应用。
现代教学方法与手段： 投影 PowerPoint
复习（提问）： 与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。
数≥8。 5）传输延迟时间
输出电压由高电平变为低电平的传输延迟 时间称为导通传输延迟时间，记做tPHL；输 出电压由低电平变为高电平的传输延迟时间 称为截止传输延迟时间，记做tPLH。
定义与非门的传输延迟时间为tPLH 和tPHL 的算术平均值，记做tpd 。tpd 的典型值一般 为10~20ns。
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
1234567
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
1234567
1A 1B 1Y 2A 2B 2Y GND 1A 1B NC 1C 1D 1Y GND
+VCC(+5V)
AB
Y
R
5V
D1
3kΩ
00
0
A
Y
01
0
D2 0V B
10
0
11
1
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0.7V 0.7V 0.7V 5V
D1 D2 导通 导通
导通 截止 A
截止 导通 B
截止 截止
Y=AB
&
Y
2、二极管或门
5V A
D1 0V B
D2
AB
Y
00
74LS00 的引脚排列图
74LS20 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
TTL非门
+VCC VCC 4A 4Y 5A 5Y 6A 6Y
R1 3kΩ
R2 750Ω
T3
R4 100Ω
14 13 12 11 10 9 8
A T1
T2
T4
Y
74LS04
R3
①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导 通、T4截止，输出Y=0。 ②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5 截止、T4饱和导通，输出Y=1。
YABCD
6. 集电极开路与非门（OC门）
问题的提出： 为解决一般TTL与非门不能线与而设计的。
YAB
TTL与或非门
R1
R2
+VCC R4
VCC 2B 2C 2D 2E 2F 2Y
T3
A
T1
T2
T4 Y
14 13 12 11 10 9 8 74LS51
B
R'1
T5 R3 R5
1234567
C
T'1
T'2
D
TTL与或非门电路
2A 1A 1B 1C 1D 1Y GND 74LS51 的引脚排列图
门电路
逻辑门电路：用以实现基本和常用逻辑运算的电 子电路。简称门电路。
基本和常用门电路有与门、或门、非门（反相 器）、与非门、或非门、与或非门和异或门等。
逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管与门
0
Y
01
1
R
10
1
3kΩ
11
1
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4 .3 V 4 .3 V 4 .3 V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A ≥1
Y B
3. 三极管非门电路
+5V
1kΩ
A
Y
4.3kΩ
Y
A
β=40 A
1
Y
0
1
1
0
电路图
3）噪声容限：把不会破坏与非门的输出逻辑状态所允许的最大干 扰电压值。噪声容限越大，说明抗干扰能力越强。
低电平噪声容限VNL ：VNL = VOFF – VILmax 高电平噪声容限VNH ： VNH = VIHmin - VON
4）扇出系数 带同类门的个数。表示门电路的负载能力。对于典型电路，扇出系
接入外接电阻R后： ①A、B不全为1时，uB1=1V，T2、T3截止，F=1。 ②A、B全为1时，uB1=2.1V，T2、T3饱和导通，F=0。
R5
T5
360Ω 3kΩ
1234567
1A 1Y 2A 2Y 3A 3Y GND
TTL反相器电路
6 反相器74LS04 的引脚排列图
①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。
YA
TTL或非门
R1
R2
R4 +VCC VCC 3Y 3B 3A 4Y 4B 4A
第5 讲
课时授课计划 课程内容
内容：分立元件门电路 TTL集成逻辑门电路 CMOS传输门 门电路使用注意事项
目的与要求： 了解分立元件与门、或门、非门及与非门、或非门的工作原
理和逻辑功能。 了解TTL集成逻辑门电路的结构、工作原理和外部特性。 掌握OC门和TTL三态门的工作原理及有关的逻辑概念。 了解CMOS门的特点 。 掌握集成门电路的使用方法。
逻辑符号
4. 组合门电路
5. TTL与非门 了解工作原理，掌握主要外部特性和参数。
演示
1）电压传输特性
工作区：AB段（截止区） UI<0.6V UO=UOH
DE段（饱和区）UI>1.5V UO=UOL
线性区：BC段 0.6V<UI<1.3V UI
UO
转折区：CD段 1.3V<UI<1.5V UI
UO
2）关门电平、开门电平和阀值电压 （1）关门电平：在保证输出为标准高电平（3V）时允许输入低电平的最大值，用UOFF表示。
2）开门电平：在保证输出为标准低电平（0.3V）时允许输入高电平的最小值，用UON表示。
UON约为1.2V。当UI>UON时，与非门才开通，输出低电平。 （3）阀值电压：电压传输特性转折区中点对应的输入电压。又称为门槛电压。
A
T1
T3 T2
14 13 12 11 10 9 8
T4
Y
74LS02
R'1
T5 R3 R5
1234567
B
T'1
T'2
1Y 1B 1A 2Y 2B 3A GND
TTL或非门电路
74LS02 的引脚排列图
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2 基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、 T4导通，输出为高电平，即Y＝1。
合集下载
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
1. 逻辑函数的表达方式 逻辑电路的功能可用逻辑函数来表述。对于某一实际问题 的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑 因变量（结果）作为输出，那么当输入量的取值确定后，输 出量便随之确定，这种输出与输入之间的函数关系就称为逻 辑函数。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
门电路PPT课件
如二极管或三极管电路组成。
如图3.1.2所示。 其原理为：
图3.1.2 高低电平实现原理电路
当开关S断开时，输出电压vo＝Vcc，为高电平“1”； 当开关闭合时，输出电压vo＝0，为低电平“0”；若开 关由三极管构成，则控制三级管工作在截止和饱和状态， 就相当开关S的断开和闭合。
.
6
3.1 概述
单开关电路功耗较大，目前出现互补开关电路 （如CMOS门电路），即用一个管子代替图3.1.2中的电 阻，如图3.1.3所示
•只用于IC内部电路
.
21
3.3 CMOS门电路
CMOS逻辑门电路是在TTL器件之后，出现的应 用比较广泛的数字逻辑器件，在功耗、抗干扰、带负 载能力上优于TTl逻辑门，所以超大规模器件几乎都采 用CMOS门电路，如存储器ROM、可编程逻辑器件 PLD等
国产的CMOS器件有CC4000(国际 CD4000/MC4000)、高速54HC/74HC系列（国际 MC54HC/74HC),此外还有兼容型的74HCT和74BCT系 列（BiCMOS）
图3.1.1 正负逻辑示意图
同一逻辑电路采用不同的逻辑关系，其逻 辑功能是完全不同的，如表3.1.1正负逻辑对应 的逻辑电路
.
4
3.1 概述由表中Fra bibliotek以看出表3.1.1 正负逻辑对应的门电路
正负逻辑式互为对偶式， 即若给出一个正逻辑的逻辑 式，则对偶式即为负逻辑的
正逻辑 与门
负逻辑 或门
逻辑式，如正逻辑为或门，
iD
+
vDS
+
vGS
-
v GS(off) 0
vGS
(a)共源极接法
(b)转移特性
图3.3.7 耗尽型NMOS管共源极接法和转移特性
教学课件PPT门电路
IC(sat)，uC UCE(sat)。
VCC
UCE(sat) O
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
EXIT
二、三极管的动态开关特性
uI UIH
UIL O iC 0.9IC(sat)
0.1IC(sat) O uO VCC
IC(sat)
ton
toff
UCE(sat) O
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
4000系列
速度慢 与TTL不ቤተ መጻሕፍቲ ባይዱ兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度更快 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
TTL 集成电路 广泛应用于中大规模集成电路
倒置放大
导通
1V
截止
这时 V2、V5 饱和。 uC2 = UCE2(sat) + uBE5
= 0.3 V + 0.7 V = 1 V 使 V3 导通，而 V4 截止。
3.6 V 3.6 V 3.6 V
饱和
0.3 V
深 饱 和
V4 截止使 V5 的等效集电极
电阻很大，使 IB5 >> IB5(sat) ，因
+VDD
t
t
0V
EXIT
开关工作的条件
截止条件
饱和条件
uBE ＜ Uth 可靠截止条件为
uBE ≤ 0
iB ＞ IB(Sat) iB 愈大于 IB(Sat) ， 则饱和愈深。
第2章基本门电路课件
确定的关系，而实现的是什么逻辑关系还要看逻辑定义。
电平关系
正逻辑 F=AB
负逻辑 F=A+B
ABF LLL LHL HLL HHH
ABF 000 010 100 111
ABF 111 101 011 000
第2章 门电路
2.2 半导体器件的开关特性
❖在数字逻辑电路中，获得高、低电 平的方法如右图所示。ui用来控制开 关S的接通与断开。当S接通时，输出 为低电平；当S断开时，输出为高电 平。在数字电路中，这个开关通常是 由二极管、三极管和场效应管等电子 元件来实现的，称为电子开关。
第2章 门电路
2.2.1 二极管的开关特性
3．二极管的开关电路和开关特性 ❖ 下图是二极管的开关电路，用ui的高、低电平控制二极
管的开关状态。当ui为高电平时，uo为高电平；当ui为 低电平时，uo为低电平。
第2章 门电路
2.2.1 二极管的开关特性
3．二极管的开关电路和开关特性 ❖主要表现在正向导通与反向截止两种状态转换过程中所 具有的特性：
A
F
0
1
1
0
第2章 门电路
2.3.2 复合门
2. 二极管的伏安特性 ❖ 二极管具有单向导电性，加正向电压导通，加反向电压 截止，可作为开关元件使用。下图是二极管的伏安特性 。
第2章 门电路
2.2.1 二极管的开关特性
2. 二极管的伏安特性
❖ 二极管的正向特性存在一个死区电压：硅管约0.5V，锗 管约0.2V。当正向电压小于死区电压时，外电场不足以克 服PN结的内电场，这时的正向电流几乎为零，二极管相当 于断开；当正向电压大于死区电压时，内电场被大大削弱， 电流随电压的增加而快速增加。正向电流在一定的范围时， 硅管的压降可视为0.7V，锗管的压降可视为0.3V，如同开 关闭合一样。有时为考虑问题方便，忽略二极管的正向压 降，将它视为理想二极管。
电平关系
正逻辑 F=AB
负逻辑 F=A+B
ABF LLL LHL HLL HHH
ABF 000 010 100 111
ABF 111 101 011 000
第2章 门电路
2.2 半导体器件的开关特性
❖在数字逻辑电路中，获得高、低电 平的方法如右图所示。ui用来控制开 关S的接通与断开。当S接通时，输出 为低电平；当S断开时，输出为高电 平。在数字电路中，这个开关通常是 由二极管、三极管和场效应管等电子 元件来实现的，称为电子开关。
第2章 门电路
2.2.1 二极管的开关特性
3．二极管的开关电路和开关特性 ❖ 下图是二极管的开关电路，用ui的高、低电平控制二极
管的开关状态。当ui为高电平时，uo为高电平；当ui为 低电平时，uo为低电平。
第2章 门电路
2.2.1 二极管的开关特性
3．二极管的开关电路和开关特性 ❖主要表现在正向导通与反向截止两种状态转换过程中所 具有的特性：
A
F
0
1
1
0
第2章 门电路
2.3.2 复合门
2. 二极管的伏安特性 ❖ 二极管具有单向导电性，加正向电压导通，加反向电压 截止，可作为开关元件使用。下图是二极管的伏安特性 。
第2章 门电路
2.2.1 二极管的开关特性
2. 二极管的伏安特性
❖ 二极管的正向特性存在一个死区电压：硅管约0.5V，锗 管约0.2V。当正向电压小于死区电压时，外电场不足以克 服PN结的内电场，这时的正向电流几乎为零，二极管相当 于断开；当正向电压大于死区电压时，内电场被大大削弱， 电流随电压的增加而快速增加。正向电流在一定的范围时， 硅管的压降可视为0.7V，锗管的压降可视为0.3V，如同开 关闭合一样。有时为考虑问题方便，忽略二极管的正向压 降，将它视为理想二极管。
02门电路.ppt
TP
TP导通。输出VO≈VDD。
VI
VO
TN （2）当Vi =VDD时，TN导通，
TP截止，输出VO≈0V。
增强型场效应管
2.CMOS与非门和或非门电路
VDD
VDD
TP2
TP1
A
TP1
A
FB TN1
TP2 F
B
TN2
TN1
TN2
与非门
或非门
2. CMOS传输门
设MOS管的开启电压： TN管 2V TP管 -2V
复习二极管开关特性 复习三极管开关特性
一、PN（二极管）的开关特性
正向导通
P
PN结
外电场 N 内 内电电场场
IF
外加的正向电压有一部分降落在PN结区，方向与PN结内 电场方向相反，削弱了内电场。于是，内电场对多数载流子扩 散运动的阻碍减弱，扩散电流加大。扩散电流远大于漂移电流， 可忽略漂移电流的影响，PN结呈现低阻性。
临界时 ui= RRi+iRb1(5–Ube)=1.4 Ron—开门电阻， Ri > Ron(2.5KW)，ui为高电平。 Roff —关门电阻， Ri < Roff(0.85KW)，ui为低电平。
1
F
ui Ri
+5V
Rb1
i
Ri
ui T1
TTL门电路输入端悬空时为“1”。
3、输出特性
“0”
“1”
二、NPN三极管开关特性
c b
c b
i C /mA
VCC Rc Re
e NPN型
e PNP型
直流负载线斜率 1 Rc Re
I CQ
饱和
O
Q U CEQ
《门电路的概念》课件
或门是实现逻辑或运算的电子元件。当输入两个或两个以上的信号时，只要有一个输入信号为高电平（或逻辑1），或门就 会输出高电平（或逻辑1）；只有当所有输入信号都为低电平（或逻辑0）时，或门才会输出低电平（或逻辑0）。
非门的工作原理
逻辑非运算的执行者
非门是实现逻辑非运算的电子元件。当输入高电平（或逻辑1）时，非门会输出低电平（或逻辑0）； 当输入低电平（或逻辑0）时，非门会输出高电平（或逻辑1）。
满足功能需求：门电路的设计应满足系统的功能需求，确保信号的正常传输和处理 。
门电路的设计原则与步骤
优化性能参数：在满足功能需求的前提下，应尽量优化门电路的性能参数，如功耗、响应速 度、稳定性等。
降低成本：选择合适的器件和工艺，以降低门电路的制作成本。
总结词：设计步骤
门电路的设计原则与步骤
01
02
《门电路的概念》ppt课件
目录
• 门电路的简介 • 基本门电路 • 门电路的工作原理 • 门电路的特性与参数 • 门电路的设计与实现 • 门电路的发展趋势与展望
01
门电路的简介
门电路的定义
总结词
基本逻辑单元
详细描述
门电路是数字电路中的基本逻辑单元，用于实现基本的逻辑功能。
门电路的分类
总结词
与门、或门、非门等
详细描述
根据实现不同逻辑功能，门电路可分为与门、或门、非门、与非门、或非门等类 型。
门电路的应用
总结词
数字系统、计算机等
详细描述
门电路广泛应用于数字系统、计算机、通信等领域，是实现逻辑控制和数据处理的基础元件。
02
基本门电路
与门
01
02
03
功能描述
只有当所有输入都为高电 平时，输出才为高电平。
非门的工作原理
逻辑非运算的执行者
非门是实现逻辑非运算的电子元件。当输入高电平（或逻辑1）时，非门会输出低电平（或逻辑0）； 当输入低电平（或逻辑0）时，非门会输出高电平（或逻辑1）。
满足功能需求：门电路的设计应满足系统的功能需求，确保信号的正常传输和处理 。
门电路的设计原则与步骤
优化性能参数：在满足功能需求的前提下，应尽量优化门电路的性能参数，如功耗、响应速 度、稳定性等。
降低成本：选择合适的器件和工艺，以降低门电路的制作成本。
总结词：设计步骤
门电路的设计原则与步骤
01
02
《门电路的概念》ppt课件
目录
• 门电路的简介 • 基本门电路 • 门电路的工作原理 • 门电路的特性与参数 • 门电路的设计与实现 • 门电路的发展趋势与展望
01
门电路的简介
门电路的定义
总结词
基本逻辑单元
详细描述
门电路是数字电路中的基本逻辑单元，用于实现基本的逻辑功能。
门电路的分类
总结词
与门、或门、非门等
详细描述
根据实现不同逻辑功能，门电路可分为与门、或门、非门、与非门、或非门等类 型。
门电路的应用
总结词
数字系统、计算机等
详细描述
门电路广泛应用于数字系统、计算机、通信等领域，是实现逻辑控制和数据处理的基础元件。
02
基本门电路
与门
01
02
03
功能描述
只有当所有输入都为高电 平时，输出才为高电平。
数字电路---第二章门电路ppt课件
概述
第二章 门电路
分立元件门电路
TTL门电路
MOS门电路
TTL门电路与CMOS门电路
2.1 概述
门电路——实现根本逻辑关系的电子电路
主要构成 双极性逻辑门电路
DTL——二极管、三极管逻辑门电 路
TTL——晶体管、晶体管逻辑门电 路
ECL——发射极耦合逻辑门电路
HTL——高阈值逻辑门电路
前往
TTL反相器的任务原理
TTL反相器的任务原理
当输入为低电平Vi= ViL，T1导通、T2截止、T5截止，输出 通路由T3、T4构成，
VO = VCC – iB3 R2 -VBE3 –V BE4 ≈5-0.7-
0.7V=3.6V
当输入为高电平Vi= 和形状，那么： VO
V=iHVO时L，=T1V倒CE置S5、≈T02.导2V通、T5为深前度往饱
TTL反相器的传输特性
电压传输特性
阈值电压：VT= 1.4V
输入低电平的最大值VIL(MAX)≈ 0.8V (又称关门电 压VOFF )
输入高电平的最小值VIH(MIN) 压VON )
≈
1.8V
(又称开前门往电
TTL反相器的输入伏安特性
输入伏安特性
当Vi= 0V时，有电流流出门，且最大 Ii= IIS〔输入 短路电流〕
前往
其他TTL门电路
TTL门电路
集成TTL门电路有：与门、或门、非门、与非 门、或非门、
与或非门、异或门、同或门
TTL与非门
TTL或非门
TTL与或非门
TTL异或门
逻辑符号、逻辑功能、电气特性
逻辑符号、逻辑功能——与前引见同
电气特性——参考TTL反相器
常用的TTL集成门电路器件
第二章 门电路
分立元件门电路
TTL门电路
MOS门电路
TTL门电路与CMOS门电路
2.1 概述
门电路——实现根本逻辑关系的电子电路
主要构成 双极性逻辑门电路
DTL——二极管、三极管逻辑门电 路
TTL——晶体管、晶体管逻辑门电 路
ECL——发射极耦合逻辑门电路
HTL——高阈值逻辑门电路
前往
TTL反相器的任务原理
TTL反相器的任务原理
当输入为低电平Vi= ViL，T1导通、T2截止、T5截止，输出 通路由T3、T4构成，
VO = VCC – iB3 R2 -VBE3 –V BE4 ≈5-0.7-
0.7V=3.6V
当输入为高电平Vi= 和形状，那么： VO
V=iHVO时L，=T1V倒CE置S5、≈T02.导2V通、T5为深前度往饱
TTL反相器的传输特性
电压传输特性
阈值电压：VT= 1.4V
输入低电平的最大值VIL(MAX)≈ 0.8V (又称关门电 压VOFF )
输入高电平的最小值VIH(MIN) 压VON )
≈
1.8V
(又称开前门往电
TTL反相器的输入伏安特性
输入伏安特性
当Vi= 0V时，有电流流出门，且最大 Ii= IIS〔输入 短路电流〕
前往
其他TTL门电路
TTL门电路
集成TTL门电路有：与门、或门、非门、与非 门、或非门、
与或非门、异或门、同或门
TTL与非门
TTL或非门
TTL与或非门
TTL异或门
逻辑符号、逻辑功能、电气特性
逻辑符号、逻辑功能——与前引见同
电气特性——参考TTL反相器
常用的TTL集成门电路器件
数字电子技术门电路PPT
第2章 门电路
2.2.3 TTL与非门的电气性能
1. TTL与非门的输入特性 输入特性是描述输入电流与输入电压之间的关系曲线 ，如图 示：
第2章 门电路
2. TTL与非门的输出特性 输出电压与负载电流之间的关系曲线，称为输出特性。 (1)输出为低电平时的输出特性曲线：
第2章 门电路
(2)输出为高电平时的输出特性曲线：
第2章 门电路
真值表为：
逻辑表达式为： F A B
第2章 门电路
3.三极管非门电路 非门：实现非运算的电路。 电路及其逻辑符号如图所示。当输入A为低电平时，三极 管截止，输出F为高电平，输入A为高电平时，三极管饱和，
输出F为低电平。逻辑表达式F= A 。
第2章 门电路
2.1.2 与非门、或非门电路
时间 tPLH 。通常把二者的平均值称作平均传输延迟时间，
t 以
pd
表示。 t pd
tPHL tPLH 2
2章 门电路
2. 动态尖峰电流 与非门从导通状态转换为截止状态或从截止状态转换为导通 状态，在这个转换过程中，都会出现T4、T5两管瞬间同时导 通，这瞬间的电源电流比静态时的电源电流要大，但持续时 间较短，故称之为尖峰电流或浪涌电流，如图示。
第2章 门电路
2. TTL门驱动CMOS门 当TTL电路和CMOS电路相连接时，必须考虑它们之间电流 驱动能力及高、低电平的配合等接口技术问题。当TTL门驱 动CMOS门时，可能出现TTL门输出高电平低于CMOS门要 求输入高电平的值，所以，常用TTL OC门作为接口电路， 其输出端上拉电阻R必须接到CMOS门的正电源VDD上，如 图示。
第2章 门电路
抗干扰能力分为输入低电平的抗干扰能力VNL和输入高电平 的抗干扰能力VNH。 低电平的抗干扰能力为：
《基本门电路》课件
04
基本门电路的实例分析
与门的实例分析
总结词
实现逻辑与运算
详细描述
与门是一种基本的逻辑门电路，它实现逻辑与运算。当 输入信号同时为高电平时，输出信号为高电平；当输入 信号中至少有一个为低电平时，输出信号为低电平。
或门的实例分析
总结词
实现逻辑或运算
详细描述
或门是一种基本的逻辑门电路，它实现逻辑或运算。当输入信号中至少有一个为高电平时，输出信号为高电平； 当输入信号同时为低电平时，输出信号为低电平。
总结词
与非门是一种逻辑门电路，其输出信号在任一输入信号为高电平时为低电平，在所有输 入信号都为低电平时为高电平。
详细描述
与非门的符号通常是一个方框，其中有两个输入端和一个输出端。当两个输入端中至少 有一个输入高电平时，输出端输出低电平；当两个输入端都输入低电平时，输出端输出
高电平。与非门具有与非逻辑功能，可以实现信号的逻辑组合、控制和互锁等功能。
门电路的分类
总结词：分类标准
详细描述：根据其功能和结构，门电路可以分为多种类型，如与门、或门、非门 等。这些不同类型的门电路具有不同的输入和输出逻辑关系。
门电路的应用
总结词：实际应用
详细描述：门电路在计算机、通信、控制等领域有广泛的应用。例如，计算机的CPU内部就大量使用了门电路来实现各种逻 辑运算和数据处理功能。
或非门的符号与特性
总结词
或非门是一种逻辑门电路，其输出信号仅在所有输入信 号都为低电平时才为低电平。
详细描述
或非门的符号通常是一个方框，其中有两个输入端和一 个输出端。当两个输入端中至少有一个输入低电平时， 输出端输出低电平；当两个输入端都输入高电平时，输 出端输出高电平。或非门具有或非逻辑功能，可以实现 信号的逻辑组合、控制和互锁等功能。
门电路PPT课件
二极管的结构： PN结 + 引线 + 封装构成
P
N
5
3.2.1二极管的开关特性： 高电平：VIH=VCC 低电平：VIL=0
VI=VIH VI=VIL
D截止，VO=VOH=VCC D导通，VO=VOL=0.7V
6
二极管的开关等效电路：
7
二极管的动态电流波形： (tre)
8
3.2.2 二极管与门
17
漏极特性曲线（分三个区域）
恒流区： iD 基本上由VGS决定，与VDS 关系不 大 iD IDS(VVGGS(Sth) 1)2
当VGS VGS(th)下，iD VGS2
18
漏极特性曲线（分三个区域）
可变电阻区：当VDS 较低（近似为0）， VGS 一定时， VDS iD 常数（电阻） 这个电阻受VGS 控制、可变。
iN
可得平均功耗
PC
CL
fV
2 DD
3.总的动态功耗 PD PT PC
33
3.3.5 其他类型的CMOS门电路
一、其他逻辑功能的门电路
1. 与非门
2.或非门
34
带缓冲极的CMOS门
1、与非门
存在的缺点： (1 ) : 输出电阻
R O 受输入状态影响
A 1 , B 1则 R O R ON 2 R ON 4 2 R ON
14
二、输入特性和输出特性
① 输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。 ② 输出特性：
③
iD = f (VDS) 对应不同的VGS下得一族曲线 。
15
漏极特性曲线（分三个区域）
① 截止区 ② 恒流区 ③ 可变电阻区
16