数字电子技术基础第五版 第五章PPT课件
合集下载
精品课件-数字电子技术-第5章
第5章 脉冲产生与变换电路
5.2.2 555
为置0输入端，当
R
=1时，555
R
=0时，定时器的输出OUT为0；当
R
（1） 当高触发端TH＞2 VCC，且低触发端 ＞ 1 VCC
TR
3
3
时，比较器C1输出低电平；C1输出的低电平将RS触发器置为0状
态，即Q=0，使得定时器的输出OUT为0，同时放 电管V
第5章 脉冲产生与变换电路
图5.9 题5.8图
第5章 脉冲产生与变换电路
每一种知识都需要努力， 都需要付出，感谢支持！
第5章 脉冲产生与变换电路 知识就是力量，感谢支持！
第5章 脉冲产生与变换电路 一一一一谢谢大家！！
第5章 脉冲产生与变换电路
（2） 当低触发端 TR ＜
1 VCC，且高触发端TH＜ 3
2 VCC时，比较器C2输出低电平；C2输出的低电平将RS触发
3
器置为1状态，即Q=1，使得 1 VCC 3
的输出OUT和放电管V
＞
TR
2VCC时，定时器
3
根据以上分析，可以得出555定时器的功能表(见表
则可以构成一个单稳态触发器。具体电路及工作波形如图5.3
第5章 脉冲产生与变换电路
图5.3 555 （a） 电路图; （b） 工作波形图
第5章 脉冲产生与变换电路
555
当触发脉冲uI下降沿到来时，
TR＜
1VCC，而 3
TH=uC =0，从555定时器的功能表不难看出，输出端OUT为高电
平，电路进入暂稳态，此时放电管V截止。由于V截
（注：放电管导通时灯灭，因为输出状态是低电平；放 电管截止时灯也灭，因为是高阻状态，所以不能用电平显示
课件数字电技术基础第五版教学课件清华大学阎石王红.ppt
D Q Q*
0 0
1 1
0 1
0 1
0 0
1 1
2.特性方程 : Q* D
3.状态转换图
4.符号
。。。。
《数字电子技术基础》第五版
逻辑功能： 是 Q * 与输入及 Q 在CLK作用后稳态之间的关系 （RS, JK, D, T）
电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）
《数字电子技术基础》第五版
( 5 )有异步置1，置0端
二、动作特点 Q * 变化发生在 clk的上升沿（或下降沿） ， Q * 仅取决于上升沿到达时 输入的状态，而与此前 、后的状态无关
《数字电子技术基础》第五版
5.6 触发器的逻辑功能及其描述方法
5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ Q * ）随输 入变化的规则不同
J K CLK
Q S 主 R Q’ 从
Q Q’
《数字电子技术基础》第五版
J Q S 主 R Q’ 从 Q
K
CLK
Q’ (1)若J 1, K 0则clk 1时，
Q* 1 “主”保持 , 1 * Q 0，“主” 1
Q* 1，“主” 0 * Q 0，“主”保持 0
1. 主从 SR 触发器 ( 1 )clk 1时，“主”按 S , R翻转，“从”保持 ( 2 )clk下降沿到达时，“主” 保持， “从”根据“主”的状 态翻转 所以每个 clk周期，输出状态只可能 改变一次
0
1
1 1
1 0
0
1*
1
1 1
1*
《数字电子技术基础》第五版
2. 主从 JK触发器 为解除约束 即使出现 S R 1的情况下， Q * 也是确定的
0 0
1 1
0 1
0 1
0 0
1 1
2.特性方程 : Q* D
3.状态转换图
4.符号
。。。。
《数字电子技术基础》第五版
逻辑功能： 是 Q * 与输入及 Q 在CLK作用后稳态之间的关系 （RS, JK, D, T）
电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）
《数字电子技术基础》第五版
( 5 )有异步置1，置0端
二、动作特点 Q * 变化发生在 clk的上升沿（或下降沿） ， Q * 仅取决于上升沿到达时 输入的状态，而与此前 、后的状态无关
《数字电子技术基础》第五版
5.6 触发器的逻辑功能及其描述方法
5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ Q * ）随输 入变化的规则不同
J K CLK
Q S 主 R Q’ 从
Q Q’
《数字电子技术基础》第五版
J Q S 主 R Q’ 从 Q
K
CLK
Q’ (1)若J 1, K 0则clk 1时，
Q* 1 “主”保持 , 1 * Q 0，“主” 1
Q* 1，“主” 0 * Q 0，“主”保持 0
1. 主从 SR 触发器 ( 1 )clk 1时，“主”按 S , R翻转，“从”保持 ( 2 )clk下降沿到达时，“主” 保持， “从”根据“主”的状 态翻转 所以每个 clk周期，输出状态只可能 改变一次
0
1
1 1
1 0
0
1*
1
1 1
1*
《数字电子技术基础》第五版
2. 主从 JK触发器 为解除约束 即使出现 S R 1的情况下， Q * 也是确定的
精品课件-电子技术基础-第5章
其中，ki 的取值只能有0和1两种。二进制适用于数字电路 中，但是对于数值较大的数其缺点非常明显，就是二进制数位 数较多，造成读写不便。为了方便地表示一个很长的二进制数，
第五章 数字电路基础
4)十六进制 在十六进制数中，每一位可能有0~9、A、B、C、D、E、F十 六个数码，基数是16，低位数与相邻高位数的关系是逢十六进 一。 根据式(5.2)，任意一个十六进制数均可展开为
第五章 数字电路基础
2)或运算 或运算：决定一件事件的几个条件中，只要有一个或一个以 上的条件具备，该事件就会发生。这种因果关系被称为或逻辑， 如图5.4所示。
第五章 数字电路基础
或逻辑功能表和真值表如图5.4(b)、(c)所示，用逻辑表达 式可写为
L=A +B (5.8) 推广到多变量，其表达式为
第五章 数字电路基础
能够实现异或逻辑运算的逻辑电路称为异或门，在实际应用 中使用最多的是2输入变量的异或门。多输入变量的异或运算 都是由2输入变量的异或门导出的，其运算规律可以写为：奇 数个1输入，异或运算输出1；否则输出0。
5)同或运算 异或运算后进行取非运算，则称为同或运算。2输入变量的 同或运算逻辑关系是：当两个输入变量取值相同时，输出为1; 当两个输入变量取值不同时，输出为0。 同或运算的逻辑表达式可以写为
第五章 数字电路基础
与非运算的逻辑表达式为
2)或非运算 或运算后再进行非运算，即或运算和非运算组成的复合运算 称为或非运算。或非门具有两个或两个以上的输入端和一个输 出端。2输入端或非门逻辑符号如图5.9(a)、(b)所示。图 5.9(c)为或非门真值表，从表中可以看出A 、B 全为1时输出 才为0，总结为：有1必0，全0才1。
第五章 数字电路基础 或非运算的逻辑表达式为
第五章 数字电路基础
4)十六进制 在十六进制数中，每一位可能有0~9、A、B、C、D、E、F十 六个数码，基数是16，低位数与相邻高位数的关系是逢十六进 一。 根据式(5.2)，任意一个十六进制数均可展开为
第五章 数字电路基础
2)或运算 或运算：决定一件事件的几个条件中，只要有一个或一个以 上的条件具备，该事件就会发生。这种因果关系被称为或逻辑， 如图5.4所示。
第五章 数字电路基础
或逻辑功能表和真值表如图5.4(b)、(c)所示，用逻辑表达 式可写为
L=A +B (5.8) 推广到多变量，其表达式为
第五章 数字电路基础
能够实现异或逻辑运算的逻辑电路称为异或门，在实际应用 中使用最多的是2输入变量的异或门。多输入变量的异或运算 都是由2输入变量的异或门导出的，其运算规律可以写为：奇 数个1输入，异或运算输出1；否则输出0。
5)同或运算 异或运算后进行取非运算，则称为同或运算。2输入变量的 同或运算逻辑关系是：当两个输入变量取值相同时，输出为1; 当两个输入变量取值不同时，输出为0。 同或运算的逻辑表达式可以写为
第五章 数字电路基础
与非运算的逻辑表达式为
2)或非运算 或运算后再进行非运算，即或运算和非运算组成的复合运算 称为或非运算。或非门具有两个或两个以上的输入端和一个输 出端。2输入端或非门逻辑符号如图5.9(a)、(b)所示。图 5.9(c)为或非门真值表，从表中可以看出A 、B 全为1时输出 才为0，总结为：有1必0，全0才1。
第五章 数字电路基础 或非运算的逻辑表达式为
《电子技术基础(第五版)》电子课件第五章
+5V
R
0 A 1
V2 1 0B
Y 0 1
二极管“与”门电路
与门的逻辑功能：“全1出1，有0出0”
第五章
门电路及组合逻辑电路
二、 “ 或”门电路
1、“或”逻辑关系： 决定一事件结果的诸条件中，只要有一个或一个以 上具备时，事件就会发生的逻辑关系。 真值表 A 0 B 0 Y 0 开关A
0
1
1 0 1
R
V1
0 1 A V2 Y 01
UCC
-5V
二极管“或”门电路
或门的逻辑功能：“全0出0，有1出1”
第五章
门电路及组合逻辑电路
三、“非”门电路
1、“非”逻辑关系
真值表 只要条件具备，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。 R
A
0
Y
1
电源
开关A
灯Y
1
0
非逻辑关系 逻 辑 符 号
逻辑函数式
输入信号VI
输出信号V0
t t pd
通常tPLH ＞tPHL ，tpd 越小，电 PLH PHL 路的开关速度越高。 一般tpd = 10ns～40ns
t 2
第五章
门电路及组合逻辑电路
U CC 4A 14 13
4B 12
4Y
11
3A 10
3B 9
3Y 8
74LS00
1 1A
2
1B
3 1Y
4
YA
A
1 非门
Y
第五章
门电路及组合逻辑电路
2、三极管“非”门电 路
非门电路：实现非逻辑关系的电路
+UCC +5V
（1 ）A 为0 时
R
0 A 1
V2 1 0B
Y 0 1
二极管“与”门电路
与门的逻辑功能：“全1出1，有0出0”
第五章
门电路及组合逻辑电路
二、 “ 或”门电路
1、“或”逻辑关系： 决定一事件结果的诸条件中，只要有一个或一个以 上具备时，事件就会发生的逻辑关系。 真值表 A 0 B 0 Y 0 开关A
0
1
1 0 1
R
V1
0 1 A V2 Y 01
UCC
-5V
二极管“或”门电路
或门的逻辑功能：“全0出0，有1出1”
第五章
门电路及组合逻辑电路
三、“非”门电路
1、“非”逻辑关系
真值表 只要条件具备，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。 R
A
0
Y
1
电源
开关A
灯Y
1
0
非逻辑关系 逻 辑 符 号
逻辑函数式
输入信号VI
输出信号V0
t t pd
通常tPLH ＞tPHL ，tpd 越小，电 PLH PHL 路的开关速度越高。 一般tpd = 10ns～40ns
t 2
第五章
门电路及组合逻辑电路
U CC 4A 14 13
4B 12
4Y
11
3A 10
3B 9
3Y 8
74LS00
1 1A
2
1B
3 1Y
4
YA
A
1 非门
Y
第五章
门电路及组合逻辑电路
2、三极管“非”门电 路
非门电路：实现非逻辑关系的电路
+UCC +5V
（1 ）A 为0 时
数字电子技术基础5
由 D 触发器构成。 D0=DI，D1=Q0，D2=Q1，D3= Q2。 在 CP 上升沿作用下，串行输入数据 DI 逐步被移入 FF0 中；同时，数据逐步被右移。
时序逻辑电路
2. 维持阻塞D触发器构成的右移移位寄存器
存储器前一级的输出端Q依次接到下一级的数据输入端D，仅由第一 个FF0的输入端D0接收外来的输入代码，D0为串行输入端，Q3~Q0为并行 输出端，Q3为串行输出端。
必须画出一个计 数周期的波形
3 4 56 7
七进制计数器
时序逻辑电路
5.3 寄存器和移位寄存器
寄存器的功能是存储二进制代码，它由具有存储功 能的触发器构成。因为一个触发器只有0和1两个状态， 只能存储1位二值代码，所以N个触发器构成的寄存器能 存储N位二值代码。
寄存器还应有执行数据接收的控制电路，控制电路 一般是由门电路构成的。
D0。被置 0由。D寄触存发器器工构作成时，，因C此R 能应锁为存高输电入平数。据。
在 CR = 1 且CP上升沿未到达时，各触发器的状态不
变，即寄存的下数面码请保看持不置变数。演示
时序逻辑电路
一、由RS触发器构成的寄存器
并行输入、并行输出方式
时序逻辑电路
二、由D触发器构成的寄存器
并行输入、并行输出方式
Qn1 1
J
Qn
KQn
中去,可得到状态方程:
Qn+1 1
=
Q2nQ3n
Q1n
Qn+1 2
Qn+1 3
= Q1n Q2n + Q1n Q3nQ2n
= Q1nQ2n Q3n + Q2nQ3n
（3）输出方程 Y = Q2nQ3n
2、列状态转换表
《数字电子技术》课件第5章
如已知CP、D端波形，则D触发器状态波形如图 5 - 14(c)所示。
图 5-14 D触发器状态表、状态图、波形图 (a) 状态表； (b) 状态图； (c) 波形图
5.2.4 T触发器
从上述触发器的功能可看出， 当输入条件决定的新状 态与原状态一致时， CP信号到来时， 触发器状态保持不变。 而在实际中常常要求每来一个CP信号， 触发器必须翻转一 次， 即原态是“0”则翻为“1”, 原态为“1”则翻为“0”。 这种触发器称为T触发器。
图 5 – 1 时序电路框图
时序电路就是通过记忆元件的不同状态，来记忆以
前的状态。设时间t时刻记忆元件的状态输出
为 Q1n(t),Q2n(t),Qln(t) ， 称为时序电路的现态。那么，
在该时刻的输入
x及n (现t) 态 Q的ln(共t) 同作用下，组合
电路将产生输出函数 及Fr控(t)制函数
在异步时序电路中，记忆元件的状态变化不是同时 发生的。这种电路中没有统一的时钟脉冲。任何输入信 号的变化都可能立刻引起异步时序电路状态的变化。
时序电路按输出变量的依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F(t) f [x(t),Qn(t)]
为了保证触发器每来一个CP必须翻一次， 在电路上应 加反馈线， 记住原来的状态， 并且导致必翻。 在RS触发 器基础上得到的T触发器为对称型， 它加了反馈线a、 b， 由Q 、接至R、 S端。 由D触发器得到的T触发器为非对称 型， 它加了反馈线a， 由 Q 端接至D端。 如图 5－15 所 示。
图 5 – 15 T触发器 (a) 对称型； (b) 非对称型
图 5 – 5 求例 4 的逻辑表达式 (a) 求Qn+1; (b) 求F
图 5-14 D触发器状态表、状态图、波形图 (a) 状态表； (b) 状态图； (c) 波形图
5.2.4 T触发器
从上述触发器的功能可看出， 当输入条件决定的新状 态与原状态一致时， CP信号到来时， 触发器状态保持不变。 而在实际中常常要求每来一个CP信号， 触发器必须翻转一 次， 即原态是“0”则翻为“1”, 原态为“1”则翻为“0”。 这种触发器称为T触发器。
图 5 – 1 时序电路框图
时序电路就是通过记忆元件的不同状态，来记忆以
前的状态。设时间t时刻记忆元件的状态输出
为 Q1n(t),Q2n(t),Qln(t) ， 称为时序电路的现态。那么，
在该时刻的输入
x及n (现t) 态 Q的ln(共t) 同作用下，组合
电路将产生输出函数 及Fr控(t)制函数
在异步时序电路中，记忆元件的状态变化不是同时 发生的。这种电路中没有统一的时钟脉冲。任何输入信 号的变化都可能立刻引起异步时序电路状态的变化。
时序电路按输出变量的依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F(t) f [x(t),Qn(t)]
为了保证触发器每来一个CP必须翻一次， 在电路上应 加反馈线， 记住原来的状态， 并且导致必翻。 在RS触发 器基础上得到的T触发器为对称型， 它加了反馈线a、 b， 由Q 、接至R、 S端。 由D触发器得到的T触发器为非对称 型， 它加了反馈线a， 由 Q 端接至D端。 如图 5－15 所 示。
图 5 – 15 T触发器 (a) 对称型； (b) 非对称型
图 5 – 5 求例 4 的逻辑表达式 (a) 求Qn+1; (b) 求F
数字电子技术基础第五版
(1000 1111 1010 1100 0110 )2
《数字电子技术基础》第五版
五、八进制数与二进制数的转换
例：将(011110.010111)2化为八进制
(011 110. 010 111 )2
(3 6 . 2 7)8
例：将(52.43)8化为二进制
(5
2 . 4
3)8
(101 010 . 100 011 )2
《数字电子技术基础》第五版
《数字电子技术基础》（第五版）教学课件
清华大学 阎石 王红
联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@ 联系电话：(010)62792973
《数字电子技术基础》第五版
第一章
数制和码制
《数字电子技术基础》第五版
1 2 3 4 7
k n 2 n1 k n1 2 n 2 k1 2( k n 2 n 2 k n1 2 n3 k 2 ) k1
0
故 (173)10 (10101101 )2
5 6
《数字电子技术基础》第五版
二、十－二转换
1 2 m ( S ) k 2 k 2 k 2 10 1 2 m 小数部分: 左右同乘以 2
1.1 概述 数字量和模拟量
• 数字量：变化在时间上和数量上都是不连 续的。（存在一个最小数量单位△） • 模拟量：数字量以外的物理量。 • 数字电路和模拟电路：工作信号，研究的 对象，分析/设计方法以及所用的数学工具 都有显著的不同
《数字电子技术基础》第五版
数字量和模拟量
• 电流值来表示信息
《数字电子技术基础》第五版
1.4二进制数运算
1.4.2 反码、补码和补码运算
《数字电子技术基础》(第五版)教学课件
与（AND）
或（OR）
非（NOT）
以A=1表示开关A合上，A=0表示开关A断开； 以Y=1表示灯亮，Y=0表示灯不亮； 三种电路的因果关系不同：
《数字电子技术基础》（第五版） 教学课件
与
❖ 条件同时具备，结果发生 ❖ Y=A AND B = A&B=A·B=AB
AB Y 0 00 0 10 1 00 1 11
《数字电子技术基础》（第五版） 教学课件
或
❖ 条件之一具备，结果发生 ❖ Y= A OR B = A+B
AB 00 01 10 11
Y 0 1 1 1
《数字电子技术基础》（第五版） 教学课件
非
❖ 条件不具备，结果发生
❖ YANOT A
A
Y
0
1
1
0
《数字电子技术基础》（第五版） 教学课件
几种常用的复合逻辑运算
公式（17）的证明（真值表法）：
ABC BC 000 0 001 0 010 0 011 1 100 0 101 0 110 0 111 1
A+BC 0 0 0 1 1 1 1 1
A+B A+C （A+B）(A+C)
0
0
0
0
1
0
1
00
1
1
1
1
1
1
1
11
1
1
1
1
1
1
《数字电子技术基础》（第五版） 教学课件
ACBCADBCD
《数字电子技术基础》（第五版） 教学课件
2.5 逻辑函数及其表示方法
❖ 2.5.1 逻辑函数 ❖ Y=F(A,B,C,······)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
具有记忆功能
1 0
1.电路结构：
0
将两个或非门连
接在一起，形成
反馈，从而具有
记忆功能
1
1
0
1
0
vI1消失后，
v01还保持
原状态
10
0 01
原态（初态）
新态（次态）
10 01 0
2.工作原理:
两个或非门接成反馈，两个输入端用来置0或1.
定义：Q1,Q 0为锁存器的“1”状态;
ቤተ መጻሕፍቲ ባይዱ
SD RD Q Q*
0 000 0 01 1 1 001
第五章 触发器
5.1 概述
一、触发器用于记忆（存储）1位二进制信号 1. 有两个能自行保持的状态1和0; 2. 根据输入信号可以置成0或1.
二、触发器的分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（SR, JK, D, T）
5.2 SR锁存器 (Set-Reset Latch)
一、电路结构与工作原理 单个的或非门不
1 .主 从 S R 触 发 器 ( 1 ) C L K 1 时 ， “ 主 ” 按 S ,R 翻 转 ， “ 从 ” 保 持 不 变 ;
(2)C LK 下 降 沿 到 达 时 ， “ 主 ” 保 持 不 变 . “ 从 ” 根 据 “ 主 ” 的 状 态 翻 转 ,所 以 在 每 个 C LK 周 期 ， 触 发 器 的 状 态 只 可 能 改 变 一 次 .
二、动作特点 在CLK=1的全部时间里， S和R
的变化都将引起输出状态的变化。
电平触发SR触 发器的特性表
CLKS R Q Q*
0 XX0 0 0 XX1 1 1 0 00 0 1 0 01 1 1 1 00 1 1 1 01 1 1 0 10 0 1 0 11 0 1 1 1 0 1* 1 1 1 1 1*
0
根据SR触发器特 性表,来判断主触 发器和从触发器
的翻转状态
由此得到主 从SR触发器
特性表
0 SR触发器特性表
CLS KRQQ*
0 X X 00 0 X X 11 1 0 0 00 1 0 0 11 1 1 0 01 1 1 0 11 1 0 1 00 1 0 1 10 1 1 1 0 1* 1 1 1 1 1*
0
0
1
1
0
1
0
1
1
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
Q0,Q 1为锁存器的“0”状态.
1 01 1
称RD为置0输入端，SD为置1输入端. 3 .根 据 工 作 原 理 得 到 真 值 表
0 1 00 0 110
4.对输入的约束条件：
1 1 0 0①
S D 和 R D 的 “ 1 ” 信 号 同 时 消 失 后 ， Q * 不 确 定 , 1
所 以 正 常 工 作 下 ， 应 遵 循 S D R D 0 的 约 束 条 件 。
在 C L K 1 期 间 ， Q 和 Q 可 以 随 S 、 R 的 变 化 而 多 次 翻 转
带异步置位、复位端的电平触
发SR触发器。在CLK=0时，
由
S
D
,
进RD 行预置
D触发器
C L KD QQ *
0
X
00
0
X
11
1
0
00
1
0
10
1
1
01
1
1
11
SR触发器特性表
CLS KRQQ*
0 XX 0 XX
00 11
100 100 101 101 110 110 111 111
00 11 00 10 01 11 0 1* 1 1*
D触发器 特性表
作业：P248 5.3，5.4，5.5， 5.6*
5.4 脉冲触发的触发器
一、电路结构与工作原理
为了提高可靠性，要求在每 个CLK周期内，触发器的输
出状态只改变1次
电平触发SR触 发器的特性表
CLKS R Q Q*
0XX 0 0 0XX 1 1 1 0 00 0 1 0 01 1 1 1 00 1 1 1 01 1 10 10 0 10 11 0 1 1 1 0 1* 1 1 1 1 1*
输 入 控 制 门 基 本 S R 触 发 器 只 有 触 发 信 号 C L K 到 达 时 ， S 和 R 才 起 作 用 。
1 1 0①
二、动作特点
在任何时刻，输入S、R都能直接改变输出Q的状态。
否则, Q , Q 忽0, 忽1,不稳定.
例：用与非门组成的SR锁存器
用与非门组成的 SR锁存器的特性表
约束条件: SDRD 0,或 S D RD 1
SD RD Q Q* 1 1 00 1 111 0 1 01 0 1 11 1 000 1 010 0 0 0 1① 0 0 1 1①
S D 和 R D 同 时 为 0 Q ,Q 同 时 为 1 。
5.3 电平触发的触发器
一、电路结构与工作原理
输入控制门
基本SR 触发器
用与非门组成的 SR锁存器的特性表
SD RD Q Q*
1 1 00 11 11 01 01 01 1 1 1 000 101 0 0 0 0 1① 0 0 1 1①
1
0
0
0
0
0
1
1
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
1
根据SR触发器特 性表,来判断主触 发器和从触发器
的翻转状态
由此得到主 从SR触发器
特性表
1 SR触发器特性表
CLS KRQQ*
0 X X 00 0 X X 11 1 0 0 00 1 0 0 11 1 1 0 01 1 1 0 11 1 0 1 00 1 0 1 10 1 1 1 0 1* 1 1 1 1 1*
1
1
0
11
0
1
0
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
根据SR触发器特 性表,来判断主触 发器和从触发器
的翻转状态
由此得到主 从SR触发器
特性表
SR触发器特性表
CLS KRQQ*
0 X X 00 0 X X 11 1 0 0 00 1 0 0 11 1 1 0 01 1 1 0 11 1 0 1 00 1 0 1 10 1 1 1 0 1* 1 1 1 1 1*
1 0
1.电路结构：
0
将两个或非门连
接在一起，形成
反馈，从而具有
记忆功能
1
1
0
1
0
vI1消失后，
v01还保持
原状态
10
0 01
原态（初态）
新态（次态）
10 01 0
2.工作原理:
两个或非门接成反馈，两个输入端用来置0或1.
定义：Q1,Q 0为锁存器的“1”状态;
ቤተ መጻሕፍቲ ባይዱ
SD RD Q Q*
0 000 0 01 1 1 001
第五章 触发器
5.1 概述
一、触发器用于记忆（存储）1位二进制信号 1. 有两个能自行保持的状态1和0; 2. 根据输入信号可以置成0或1.
二、触发器的分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（SR, JK, D, T）
5.2 SR锁存器 (Set-Reset Latch)
一、电路结构与工作原理 单个的或非门不
1 .主 从 S R 触 发 器 ( 1 ) C L K 1 时 ， “ 主 ” 按 S ,R 翻 转 ， “ 从 ” 保 持 不 变 ;
(2)C LK 下 降 沿 到 达 时 ， “ 主 ” 保 持 不 变 . “ 从 ” 根 据 “ 主 ” 的 状 态 翻 转 ,所 以 在 每 个 C LK 周 期 ， 触 发 器 的 状 态 只 可 能 改 变 一 次 .
二、动作特点 在CLK=1的全部时间里， S和R
的变化都将引起输出状态的变化。
电平触发SR触 发器的特性表
CLKS R Q Q*
0 XX0 0 0 XX1 1 1 0 00 0 1 0 01 1 1 1 00 1 1 1 01 1 1 0 10 0 1 0 11 0 1 1 1 0 1* 1 1 1 1 1*
0
根据SR触发器特 性表,来判断主触 发器和从触发器
的翻转状态
由此得到主 从SR触发器
特性表
0 SR触发器特性表
CLS KRQQ*
0 X X 00 0 X X 11 1 0 0 00 1 0 0 11 1 1 0 01 1 1 0 11 1 0 1 00 1 0 1 10 1 1 1 0 1* 1 1 1 1 1*
0
0
1
1
0
1
0
1
1
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
Q0,Q 1为锁存器的“0”状态.
1 01 1
称RD为置0输入端，SD为置1输入端. 3 .根 据 工 作 原 理 得 到 真 值 表
0 1 00 0 110
4.对输入的约束条件：
1 1 0 0①
S D 和 R D 的 “ 1 ” 信 号 同 时 消 失 后 ， Q * 不 确 定 , 1
所 以 正 常 工 作 下 ， 应 遵 循 S D R D 0 的 约 束 条 件 。
在 C L K 1 期 间 ， Q 和 Q 可 以 随 S 、 R 的 变 化 而 多 次 翻 转
带异步置位、复位端的电平触
发SR触发器。在CLK=0时，
由
S
D
,
进RD 行预置
D触发器
C L KD QQ *
0
X
00
0
X
11
1
0
00
1
0
10
1
1
01
1
1
11
SR触发器特性表
CLS KRQQ*
0 XX 0 XX
00 11
100 100 101 101 110 110 111 111
00 11 00 10 01 11 0 1* 1 1*
D触发器 特性表
作业：P248 5.3，5.4，5.5， 5.6*
5.4 脉冲触发的触发器
一、电路结构与工作原理
为了提高可靠性，要求在每 个CLK周期内，触发器的输
出状态只改变1次
电平触发SR触 发器的特性表
CLKS R Q Q*
0XX 0 0 0XX 1 1 1 0 00 0 1 0 01 1 1 1 00 1 1 1 01 1 10 10 0 10 11 0 1 1 1 0 1* 1 1 1 1 1*
输 入 控 制 门 基 本 S R 触 发 器 只 有 触 发 信 号 C L K 到 达 时 ， S 和 R 才 起 作 用 。
1 1 0①
二、动作特点
在任何时刻，输入S、R都能直接改变输出Q的状态。
否则, Q , Q 忽0, 忽1,不稳定.
例：用与非门组成的SR锁存器
用与非门组成的 SR锁存器的特性表
约束条件: SDRD 0,或 S D RD 1
SD RD Q Q* 1 1 00 1 111 0 1 01 0 1 11 1 000 1 010 0 0 0 1① 0 0 1 1①
S D 和 R D 同 时 为 0 Q ,Q 同 时 为 1 。
5.3 电平触发的触发器
一、电路结构与工作原理
输入控制门
基本SR 触发器
用与非门组成的 SR锁存器的特性表
SD RD Q Q*
1 1 00 11 11 01 01 01 1 1 1 000 101 0 0 0 0 1① 0 0 1 1①
1
0
0
0
0
0
1
1
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
1
根据SR触发器特 性表,来判断主触 发器和从触发器
的翻转状态
由此得到主 从SR触发器
特性表
1 SR触发器特性表
CLS KRQQ*
0 X X 00 0 X X 11 1 0 0 00 1 0 0 11 1 1 0 01 1 1 0 11 1 0 1 00 1 0 1 10 1 1 1 0 1* 1 1 1 1 1*
1
1
0
11
0
1
0
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
主从SR触发器特性表
CLS KRQQ*
X X XX Q 0 00 0 0 01 1 1 00 1 1 01 1 0 100 0 11 0 1 1 0 1* 1 1 1 1*
根据SR触发器特 性表,来判断主触 发器和从触发器
的翻转状态
由此得到主 从SR触发器
特性表
SR触发器特性表
CLS KRQQ*
0 X X 00 0 X X 11 1 0 0 00 1 0 0 11 1 1 0 01 1 1 0 11 1 0 1 00 1 0 1 10 1 1 1 0 1* 1 1 1 1 1*