大容量闪存芯片与DSP接口设计
创 ＤＳＰ 的连接也相对简单。ＤＳＰ 和 ＦＬＡＳＨ 的工作电压均是 ３．３Ｖ， 因此两者的引脚可以直接连接， 不需要进行电平转换。
新 Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 的 ＡＬＥ、ＣＬＥ 分别由 ＤＳＰ 的 Ａ１ 和 Ａ０ 控制。ＤＳＰ
３ 对 ＦＬＡＳＨ 操作的 软件设计
本 系 统 的 ＤＳＰ 编 程 采 用 了 Ｃ 语 言 ， 首 先 定 义 了 三 个 变 量 ＦＬＡＳＨ＿Ｄ， ＦＬＡＳＨ＿Ａ， ＦＬＡＳＨ＿Ｃ 作 为 数 据 ， 地 址 和 命 令 寄 存 器 用来对 ＦＬＡＳＨ 读写数据， 地址和命令。
＃ｄｅｆｉｎｅ ＦＬＡＳＨ＿Ｄ ０ｘ０８ｆｆｆ０ ＃ｄｅｆｉｎｅ ＦＬＡＳＨ＿Ａ ０ｘ０８ｆｆｆ２ ＃ｄｅｆｉｎｅ ＦＬＡＳＨ＿Ｃ ０ｘ０８ｆｆｆ１
可产生写／ 擦除保护。 Ｒ／ Ｂ ： 就绪／ 忙输出， Ｒ／ Ｂ 的输出能够显示芯片的状态。Ｒ／
Ｂ 处于低电平时，表示有编程、擦除或随机读操作正在进行。操 作完成后， Ｒ／ Ｂ 会自动返回高电平。
的数据必须事先保存， 然后再对该块进行擦除， 并把数据写到指 定单元， 最后把其余部分恢复过来。因此 ＦＬＡＳＨ 芯片的写操作 比较复杂， 需要开辟一定的缓冲区对要擦除的块进行保存。
Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 没 有 地 址 线 ， 命 令 、地 址 和 数 据 信 息 均 是 通 过闪存的 Ｉ／Ｏ０－ Ｉ／Ｏ７ 传输， 另外， 虽然 Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 的容量达到 了 ２５６ＭＢ， 远远大于了 ＴＭＳ３２０Ｆ２８１２ 的存储区域 Ｚｏｎｅ２ 的容量
技 １ＭＢ， 但由于访问 ｆｌａｓｈ 的地址是通过 Ｉ／ Ｏ 口输 入 ， 不 需 要 通 过 地址线寻址， 因此无需考虑采用页面技术解决逻辑存储空间与
因 为 Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 的 ＡＬＥ、ＣＬＥ 分 别 由 ＤＳＰ 的 Ａ１ 和 Ａ０ 控制， 所以当向命令 寄 存 器 ＦＬＡＳＨ＿Ｃ 写 数 据 的 时 候 ， 访 问 的 是 ＤＳＰ 的 存 储 区 域 Ｚｏｎｅ２， 此 时 Ｚｏｎｅ２ 的 片 选 线 低 有 效 ， ＦＬＡＳＨ 被选中， 地址线 Ａ０ 变高， 而引脚 ＣＬＥ 高电平有效， 此时写到 ＦＬＡＳＨ＿Ｃ 的数据 （ ＦＬＡＳＨ 命令） 通过 Ｉ／Ｏ 写到闪存。同理， 向 ＦＬＡＳＨ＿Ａ和 ＦＬＡＳＨ＿Ｄ 写可分别实现向 ＦＬＡＳＨ 写 地 址 和 数 据 。 这样设计时， 通过简单的写三个存储器即可分别实现命令， 地 址和数据锁存， 符合操作时序。
Ａｂｓｔｒ ａｃｔ：Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ ｉｓ ｔｈｅ ｌａｒｇｅ ｃａｐａｃｉｔｙ ｆｌａｓｈ ｍｅｍｏｒｙ ｏｆ ＳＡＭＳＵＮＧ Ｅｌｅｃｔｒｏｎｉｃｓ， ｏｆｆｅｒｅｄ ｉｎ ２５６Ｍｘ８ｂｉｔ． Ｉｎ ｔｈｉｓ ｐａｐｅｒ， ｔｈｅ ｆｅａ－
ｔｕｒｅｓ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ ｉｓ ｄｅｓｃｒｉｂｅｄ． Ｔｈｅ ｈａｒｄｗａｒｅ ｃｉｒｃｕｉｔ ａｎｄ ｐｒｏｇｒａｍ ｏｐｅｒａｔｉｏｎ ｍｅｔｈｏｄ ｏｆ ｉｎｔｅｒｆａｃｉｎｇ ＦＬＡＳＨ ｗｉｔｈ
的低 ８ 位数据线直接与闪存的 Ｉ／Ｏ０－ Ｉ／Ｏ７ 相连 ， 实 现 命 令 、地 址 和数据的传输； ＤＳＰ 的 通 用 Ｉ／Ｏ 口 ＩＯＡ２ 接 Ｒ／Ｂ， 监 测 存 储 器 的 工作状态， 当 Ｒ／ Ｂ 处于低电平时，表示有编程、擦除或随机读操 作 正 在 进 行 ； 操 作 完 成 后， Ｒ／ Ｂ 会 自 动 返 回 高 电 平 。ＤＳＰ 的 Ｗ Ｅ 、Ｒ Ｄ 分别接 ＦＬＡＳＨ 的 Ｗ Ｅ 、Ｒ Ｅ ， 控制读、写操作。ＣＳ２ 接 闪存的片选线 ＣＥ。
赵言涛： 硕士研究生
图 ２ ＤＳＰ 与闪存接口 ＣＥ： 片选端， 用于控制芯片的选择。当芯片忙时， ＣＥ 为高 电平而被忽略， 此时芯片不能回到备用状态。 ＲＥ： 读使能端。在 ＲＥ 的下降沿，输出数据有效， 并且它还可 以对内部数据地址进行累加。 ＷＥ： 写 使 能 端，通 过 该 端 口 可 以 在 ＷＥ 脉 冲 的 上 升 沿 将 指
分析所包括的基本概念是， 一个语音抽样能够用过去若干个语 音抽样的线性组合来逼近。通过使实际语音抽样和线性预测抽 样 之 间 差 值 的 平 方 和（在 一 个 有 限 间 隔 上）达 到 最 小 值 ， 能 够 决 定唯一的一组预测器系 数 （预测器系数是线性组合中所用的加 权 系 数 ）。
（湖南大学）赵 言 涛 刘 铮 彭 永 进 资 道 周
ＺＨＡＯ ＹＡＮＴＡＯ ＬＩＵ ＺＨＥＮＧ Ｐ ＥＮＧ ＹＯＮＧＪ ＩＮ ＺＩ ＤＡＯＺＨＯＵ
摘要：Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 是 三 星 公 司 的 大 容 量 闪 存 芯 片 ，它 的 单 片 容 量 高 达 ２５６ＭＢ。文 中 介 绍 了 Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 的 特 性 和 使 用 方 法 ， 重 点 说 明 了 与 ＴＩ 的 ＴＭＳ３２０Ｆ２８１２ 的 硬 件 接 口 和 软 件 编 程 。 关键词：接口； 闪存； ＴＭＳ３２０Ｆ２８１２ 中图分类号：ＴＰ３３３．５ 文献标识码：Ａ
您的论文得到两院院士关注 文章编号：１００８－ ０５７０（２００７）０７－ ２－ ０１４３－ ０２
ＤＳ Ｐ 开 发 与 应 用
大容量闪存芯片与 ＤＳ Ｐ 接口设计
Ｔｈ ｅ Ｄｅ ｓ ｉｇ ｎ ｏ ｆ Ｉｎ ｔｅ ｒｆａ ｃｅ Ｔｅ ｃｈ ｎ ｏ ｌｏ ｇ ｙ ｏ ｆ Ｌａ ｒｇ ｅ Ｃａ ｐ ａ ｃｉｔｙ Ｆｌａ ｓ ｈ Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ＆ ＴＭＳ ３２０Ｆ２８１２
对 ＦＬＡＳＨ 的 操 作 主 要 包 括 ：按 页 读 操 作 ， 页 编 程 ， 缓 存 编 程， 块擦除， 读状态， 复位等。ＦＬＡＳＨ 芯片的读写有其特点， 读写 操作都要以扇区为单位进行， 擦除操作是以块为单位， 由于对 ＦＬＡＳＨ 写 数 据 时 ， 位 数 据 只 能 由 １ 变 为 ０， 因 而 对 ＦＬＡＳＨ 进 行 写操作前必须把写单元所在块擦除； 因此写操作时， 所要擦除块
ＴＭＳ３２０Ｆ２８１２ ａｒｅ ｐｒｏｖｉｄｅｄ．
Ｋｅｙ ｗｏｒ ｄｓ：Ｉｎｔ仪器中，需要实时存储大量的采样数据，以提供 历 史 数 据 查 询 。 这 需 要 采 用 大 容 量 、低 功 耗 、可 以 快 速 重 复 擦 写
术
的非易失性存储器，因此选择闪存作为数据存储介质， 即使系统 掉电， 而所采集到的数据仍能长时间的保持， 不丢失。
２ ＤＳＰ 与 ＦＬＡＳＨ 的硬件 接口
ＴＩ 的 ＴＭＳ３２０Ｆ２８１２ 采用统一寻址方式， 扩展的外部存储器 Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 既 可 以 作 为 程 序 存 储 器 ， 也 可 以 作 为 数 据 存 储 器。具体接口如图 ２ 所示。
ＴＭＳ３２０Ｆ２８１２ 的 外 部 存 储 器 接 口 包 括：１９ 位 地 址 线 ， １６ 位 数据线， ３ 个片选控制线及读写控制线。这 ３ 个片选线映射到 ５ 个 存 储 区 域 ， Ｚｏｎｅ０， Ｚｏｎｅ１， Ｚｏｎｅ２， Ｚｏｎｅ６ 和 Ｚｏｎｅ７， 其 中 Ｚｏｎｅ２ 的 片 选 线 是 ＣＳ２， 存 储 区 域 是 ：０ｘ０８００００ － ０ｘ０ＦＦＦＦＦ， ５１２Ｋ＊１６ 位。当对存储区域 Ｚｏｎｅ２ 访问时， Ｚｏｎｅ２ 的片选线 ＣＳ２ 低有效。
到 更 大 容 量 而 无 需 更 改 外 部 连 接 。 因 此 ， 本 文 讨 论 的 ＮＡＮＤ
ＦＬＡＳＨ 存 储 器 在 单 片 机 应 用 系 统 中 的 硬 件 连 接 和 软 件 编 程 方
法具有较大的参考价值。
１ Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 简介
电源电压为 ２．７ － ３．６Ｖ， 读速度为 ８０ｎｓ； 具有指令／地址／ 数据复用的 Ｉ／ Ｏ 口； ＮＡＮＤ ＦＬＡＳＨ 的 存 储 结 构 以 页 面 为 单 位，能 使 芯 片 的 读 取 速度更快。 由 ２０４８ 个 大 小 相 同 的 存 储 块 组 成 ， 每 个 块 由 ６４ 页 组成， 每页 ２Ｋ 字节和 ６４ 个空闲字节； １．２ Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 的引脚说明 图 １ 为引脚功能图， 各引脚的功能如下： Ｉ／ Ｏ０～Ｉ／ Ｏ７ ： 三态， 输入命令、地址和 数 据 以 及 读 操 作 时 输 出数据。当芯片没有被选中或不能输出时， Ｉ／ Ｏ 口处于高阻态。 ＣＬＥ： 命令锁存使能。为高电平时， 命 令 通 过 Ｉ／Ｏ 口 线 在 ＷＥ 信号的上升沿被锁入命令寄存器。 ＡＬＥ： 地 址 锁 存 端 ， 在 ＷＥ 上 升 沿 且 ＡＬＥ 为 高 电 平 时 ， 地 址锁存。
ＦＬＡＳＨ 存储器将数据线与地址线复用为 ８ 条 Ｉ／Ｏ 线， 另 外 还 分
别 提 供 了 命 令 控 制 信 号 线， 命 令 、地 址 和 数 据 信 息 均 通 过 ８ 条
图 １ Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ 引脚描述
Ｉ／Ｏ 线传输， 因此， ＮＡＮＤ ＦＬＡＳＨ 存储器不会因为存储容量的增
加而增加引脚数目， 从而极大方便了系统设计和产品升级， 升级
创
在本文的设计中采用的是 ＴＩ 的 ＴＭＳ３２０Ｆ２８１２ 和 三 星 的 闪 存 Ｋ９Ｋ２Ｇ０８Ｕ０Ｍ。Ｋ９Ｋ２Ｇ０８０Ｍ 是三星公司的大容量闪存芯片，
新
它的单片容量高达 ２５６ＭＢ， 属于 ＮＡＮＤ ＦＬＡＳＨ 结构。传统存储
器结构及引脚信号定义方式难以解决存储容量增加的矛盾， 即
存储容量的增加使得 系统的连线复杂并且可 靠 性 降 低 。ＮＡＮＤ
《Ｐ ＬＣ 技术应用 ２００ 例》
邮局订阅号： ８２－９４６ ３６０ 元 ／ 年 － １４３ －
ＤＳ Ｐ 开 发 与 应 用
中 文 核 心 期 刊 《 微 计 算 机 信 息 》（ 嵌 入 式 与 Ｓ ＯＣ ）２００７ 年 第 ２３ 卷 第 ７－２ 期
令 、地 址 和 数 据 进 行 锁 存 。 ＷＰ： 写 保 护 端，在 电 源 电 压 变 化 期 间 ， 在 ＷＰ 为 低 电 平 时 ，
TMS320C6201_6701DSP处理器与FLASH存储器的接口设计 (1)
" 中 国 广 播 电 视 设 备 工 业 协 会 应 用 电 视 专 业 协 会@应 用 电 视— —— 设 备 原 理 与 工 程 实 践 （ 第 ) 版） 电子工业出 @北 京 ： 版社， )%%" 顾 红， 苏 为 民@视 频 字 符 叠 加 技 术 的 发 展 及 四 种 $ 孙泓波，
(59 是 针 对 实 时 数 字 信 号 处 理 而 设 计 的 数 字 信 号
处理器， 由于它具有计算速度快、 体积小、 用 (59 芯 片 =<5$"#’)# 于 )%6" 年 在 美 国 =B 公 司 产生以来， (59 处 理 器 便 显 示 出 强 盛 的 生 命 力 。 短 短 二 十多年， 世 界 上 许 多 公 司 便 开 发 出 各 种 规 格 的 (59 处 理 器， 并使它们在通信、 自动控制、 雷达、 气象、 导航、 机器 人 等 许 多 嵌 入 式 实 时 领 域 得 到 了 广 泛 应 用 。 "# 世 纪 %# 年 代 后 期 美 国 =B 公 司 推 出 的 面 向 通 讯 领 域 的 新 一 代 $" 位 的 =<5$"#’3### 系 列 (59 芯 片 （ 简 称 ’3### ） 是目前 世 界 上 最 先 进 的 (59 处 理 器 ， 其 中 ’3"CC 和 ’31CC 为 通 用 $" 位 定 点 系 列 (59 处 理 器 ， ’3-CC 为 通 用 $" 位 浮 点 系 列 (59 处 理 器 ， 其 指 令 速 度 分 别 高 达 %3# ,
!-$ "#$%! & "#’%! 的 引 导 工 作 方 式 在加电后， 只能 9:&%! ; 9:<%! 可 采 用 直 接 从 零 地 址 （
TLC320AD50C与DSP接口设计
TLC320AD50C 与 DSP 接口设计 摘要数字信号处理器具有强大的数字信号处理能力，在其应用系统中， 大多由和通道来完成对模拟信号的数字化处理。
本文介绍了一种集成和于一体的 32050 模拟接口电路与 3205402 定点 接口电路的硬件设计方法，并结合一个具体的软件实例说明主从模式下软 件的实现方法。
关键词 32050；；主从模式引言在许多应用系统中，为了应用卓越的 数字信号处理能力，我们必须先将模拟信号进行数字化转换，再对采样数 据进行相应的算法处理，最后经过数字信号模拟化转换后输出。
在这些应用系统中的关键问题是怎样十分容易和高效地实现这些转 换，因此必然涉及到接口电路的设计。
本文介绍一种单片内集成了通道和通道的模拟接口电路 32050 以下简 称 50 与 3205402 缓冲串口的接口的设计实现方法，然后，基于这种接口 电路的硬件设计，通过软件编程实现语音信号的采集与回放。
1 芯片简介 3205402 是公司生产的从属于 32054 系列的一个工作灵活、 高速、具有较高性价比、低功耗的 16 位定点通用芯片。
其主要特点包括采用改进的哈佛结构， 1 条程序总线， 3 条数据总线、 、 和 4 条地址总线，，，，带有专用硬件逻辑，片内存储器，片内外围专用 的指令集，专用的汇编语言工具等。
3205402 含 4 字节的片内和 16 字节的双存取，1 个接口，2 个多通道 缓冲单口-， 单周期指令执行时间 10， 双电源 18 和 33 供电， 带有符合 11491 标准的边界扫描仿真逻辑。
50 是公司生产的一个 16 位、音频范围采样频率为 2～2205、内含抗 混叠滤波器和重构滤波器的模拟接口芯片，它有一个能与许多芯片相连的 同步串行通信接口。
50 片内还包括一个定时器调整采样率和帧同步延时和控制器调整编 程放大增益，锁相环，主从模式。
50 有 28 脚的塑料封装带后缀和 48 脚的塑料扁平封装带后缀， 体积较 小，适应于便携设备。
如何设计TMS320C32DSP的存储器接口(精)
如何设计TMS320C32 DSP的存储器接口摘要通过对高性能浮点DSP处理器TMS320C32的外部存储器接口的研究，介绍其存储器结构的特点，并根据其特点给出3种设计方案。
这3种不同的方案，分别可以实现3种宽度的存储器接口，即8位、16位和32位的外部数据访问或是16位和32住的外部程序访问。
这一特点使得TMS320C32芯片非常适合于时变系统的控制与处理。
关键词 TMS320C32 浮点DSP处理器存储器接口存储器宽度TMS320C32是美国TI公司生产的一款浮点数字信号处理器(DSP)，其CPU是在TMS320C30和TMS320C3l的基础上进行改进和简化来的，是C3X系列中的增强版。
增强的功能有：可变宽度的存储器接口，更快的指令周期，节电模式，可重定位的中断向量表，以及外部中断可由电平的边沿或电平触发等。
1 TMS320C32的外部存储器接口的特点TMS320C32是一个32位微处理器，它可通过24位地址总线、32位数据总线和选通信号对外部存储器进行访问。
其外部存储器接口结构如图l所示。
图l中，引脚PRGW是用来配置外部程序存储器宽度的。
当PRGW引脚为低电平时程序存储器宽度为16位；为高电平时程序存储器宽度为32位。
STRBO 和STRBl各为一组访问外部存储器的选通信号，各有4个信号引脚(STRBx_B3／A_1、STRBx_B2／A_2、STRBx_Bl和STRBx_B0)。
从图l中可以看出，选通信号STRB0和STRBl能从8／16／32位存储器中访问8／16/32位数据，或从16／32位存储器中执行32位程序；IOSTRB是外设I／O的选通信号引脚，它只能从32位宽度的存储器中访问32位的数据和程序。
可以通过对STRBx和IOSTRB的设置，从8／16／32位的存储器中访问8/16／32位数据或程序。
也就是说，可以从任何一个外部存储器中访同任何一种类型的数据。
这就说明可以通过设置IOSTRB、STRB0和STRB1的选通信号来寻址整个外部存储器空间。
DSP芯片外部存储器接口设计一例
的接口与其它普通接口一样，每次传输一个数据。 但如果内部数据与外部存储器位宽不一致 （ 即 %!
5）呢？这时应以内部数据为单位，将外部存储器
单元进行重组，保证数据与存储空间的一一对应。 下面分两种情况予以详细讨论： 以 %#!5> 为例（ H;I 当 % 大于 5 时： %#!5> 表 示内部数据为 #! 位， 即 %G#! ； 外部存储器位宽为 > 位， 即 5G>， 下同。） 如图 ! 所示， 我们可以将相邻的 = 个外部存储单元看作一个存储空间来存储一个 但由于每次只能对一个存储单元进行 #! 位的数据。 操作， 因此存取一个数据要分 = 次对 = 个存储器单 元依次进行操作。
!"#
状态寄存器 状态寄存器的作用是寄存每一路总线的工作
状态， 每一时刻只有一路总线有效。在一次传输的 开始，状态寄存器载入从 456 发来的总线控制信 号； 传输结束时， 用下 一 次 的 控 制 信 号 覆 盖 当 前 状 态， 没有传输任务时状态寄存器清零。 除状态寄存器外， 还有两个重要的控制信号： 一次数据传输的开始。 %7/ 8)2&’()*+(,-.)92:-)： 任何一路总线请求都会引发一次新的传输， 该信号 只在每次传输的第一个周期有效。 一次存储器访问的开始。 %!/ 8)20112**92:-) ： 每次传输开始或周期计数器更新都使该信号有效。 该信号只在每次访问的第一个周期有效。 这两个信号是一次完整操作的开始标志， 它们 与状态寄存器的信号进行组合， 再加上适当的延时 即可形成任何需要的时序。其中 8)2&’()*+(,-.)92;
情况 ， 就 需 要 至 少 两 个 周 期 完 成 一 次 操 作 ， 插 入 一个额外周期刚好可满足要求。延长一个周期的 情形有：写外部存储器； 读写 6 = 9 。
大容量闪存K9WAG08U0A的硬软件接口设计方法
／ Ｐ写保护 ， Ｗ ： 为低 或 电源 过 渡 期 间产 生写 保 护 作 用 。 Ｒ Ｂ： 态 输 出 ， 时 ， 示 就 绪 ； 时 ， 示 正 在 擦 除 ， 程 ／ 状 高 表 低 表 编
．
糟
Ｋｅ ｗｏｒ ： ｙ ｄｓＮＡＮＤ—Ｆ ＡＳＨ Ｌ ｍｅｍｏｒ ， Ｗ ＡＧＯ８Ｕ０ ｉｔ ｒａ ｆｓ ｔ ｙ Ｋ９ Ａ． ｅ ｆｃｅ ｏ ｏｆ ｎ ｗａｒ ｄ ａｒ ｅ ａｎ ｈ ｄｗａｒ ｅ
般 隧
陡隧
本 文 介 绍 三 星 公 司 最 近 推 出 的 一 款 大 容 量 Ｎ Ｄ— ｌ ｈ ＡＮ Ｆ ｓ ａ
李 明磊 潘 文 亮 （ 中国科 学院南海海洋研 究所热带海洋环境动力学重点实验 室， 广东 广州 ５ ００ ） １３ １
摘 要
三 星公 司 的 Ｎ Ｄ－ ｌｓ ＡＮ Ｆ ｈ存 储 器 Ｋ ＷＡ ８ 存 储 容 量 大 ， 写 速 度 快 且 运 行 稳 定 ， 别 适 用 于 低 功 耗 ， 型 化 的 嵌 ａ ９ Ｇ０ Ｕ 读 特 小
大 容量 闪存 Ｋ Ｗ Ａ ０ Ｕ Ａ 的 硬软 件 接 口设 计方 法 ９ Ｇ８Ｏ
大容量闪存 Ｋ ＷＡ ０ Ｕ Ａ的硬软件接 Ｉ设计方法 ９ Ｇ ８Ｏ ： １
Ｈａ ｄ ｒ ｗａ ｅ Ｉｔ ｒ ｃ ｎ ｏ ｔ ｒ ｏ ａ ｒ ｎｅｆ ｅ ａ ｄ Ｓ ｆ ａ ｗａ ｅ Ｐｒ ｇｒ ｍ ｆ Ｌ ｒ ｅ — ａ ａ ｉ Ｗ ＡＧ０ ＵＯ ｏ ａ ｇ — ｐ ｃｔ Ｋ９ ｃ ｙ ８ Ａ
TLC320AD50C与DSP接口设计.
TLC320AD50C与DSP接口设计摘要： DSP（数字信号处理器）具有强大的数字信号处理能力，在其应用系统中，大多由ADC和DAC通道来完成对模拟信号的数字化处理。
本文介绍了一种集成ADC和DAC于一体的TLC320AD50C模拟接口电路与TMS320VC5402定点DSP 接口电路的硬件设计方法，并结合一个具体的软件实例说明主从模式下软件的实现方法。
关键词：TLC320D50C；DSP；主从模式引言在许多应用系统中，为了应用DSP卓越的数字信号处理能力，我们必须先将模拟信号进行数字化（A/D转换），再对采样数据进行相应的算法处理，最后经过数字信号模拟化（D/A转换）后输出。
在这些DSP应用系统中的关键问题是怎样十分容易和高效地实现这些转换，因此必然涉及到接口电路的设计。
本文介绍一种单片内集成了ADC通道和DAC通道的模拟接口电路TLC320AD50C（以下简称AD50）与TMS320VC5402缓冲串口的接口的设计实现方法，然后，基于这种接口电路的硬件设计，通过软件编程实现语音信号的采集与回放。
1 芯片简介TMS320VC5402是TI公司生产的从属于TMS320C54x系列的一个工作灵活、高速、具有较高性价比、低功耗的16位定点通用DSP芯片。
其主要特点包括：采用改进的哈佛结构，1条程序总线（PB），3条数据总线（CB、DB、EB）和4条地址总线（PAB，CAB，DAB，EAB），带有专用硬件逻辑CPU，片内存储器，片内外围专用的指令集，专用的汇编语言工具等。
TMS320VC5402含4K字节的片内ROM和16K字节的双存取RAM，1个HPI（Host Port Interface）接口，2个多通道缓冲单口MCBSP（Multi-Channel Buffered Serial Port），单周期指令执行时间10ns，双电源（1.8V和3.3V）供电，带有符合IEEE1149.1标准的JTAG边界扫描仿真逻辑。
dsp与外扩展存储器的连接方法
几种DSP 与外接存储器的连接方法俞斌贾雅琼引言存储器接口分为ROM 接口和RAM 接口两种。
ROM 包括EPROM 和FLASH ，而RAM 主要是指SRAM 。
TMS320C5409 具有32K 字的片内RAM 和16K 字的掩膜ROM 。
但是在DSP 应用的很多场合，尤其是带信号存储的DSP 应用来说，TMS320C5409 的片内存储资源是远远不够用的。
因此，设计一个TMS320C5409 硬件系统一般应该包括其与EPROM/FLASH 和SRAM 的接口设计，以存放程序和数据。
本文介绍TMS320C5409 与存储器的接口设计方案。
2 DSP 与SRAM 的接口设计除了内部32k 字RAM 和16K 字ROM 之外,TMS320C5409 还可以扩展外部存储器。
其中数据总空间总共为64k字（0000H ～FFFFH ）,I/O 空间为64K 字（0000H ～FFFFH ），程序空间为8M。
8M的程序空间的寻址是通过额外的7根地址线（A16～A22）实现的,由XPC寄存器控制。
根据程序和数据的空间配置,扩展的方法主要有3 种。
2.1 分开的程序和数据空间配置这种方案是采用外接一个128k×16位的RAM ，将程序区和数据区分开，如图1所示。
采用程序选通线接外部RAM 的A16 地址线实现，因此，程序区为RAM 的前64k 字（0000H～FFFFH ），数据区为RAM 的后64k 字（10000H ～1FFFFH ）。
对DSP而言，程序区和数据区的地址范围均为0000H～FFFFH。
采用这种配置方法需要注意：如果内部RAM 设置为有效，则相同地址的外部RAM 自动无效；当外部RAM 不能全速运行时，需要根据速度设置插入等待状态（设置SWWSR ）。
2.2 混合的程序和数据空间配置这种方案是令OVLY=1 ，此时内部RAM 既是数据区也是程序区。
这样设置的优点是程序可以在内部全速运行，缺点是由于程序和数据是共用的，因此存储区就变小了。
TLC320AD50C与DSP接口设计(精)
TLC320AD50C与DSP接口设计摘要： DSP（数字信号处理器）具有强大的数字信号处理能力，在其应用系统中，大多由ADC和DAC通道来完成对模拟信号的数字化处理。
本文介绍了一种集成ADC和DAC于一体的TLC320AD50C模拟接口电路与TMS320VC5402定点DSP接口电路的硬件设计方法，并结合一个具体的软件实例说明主从模式下软件的实现方法。
关键词：TLC320D50C；DSP；主从模式引言在许多应用系统中，为了应用DSP卓越的数字信号处理能力，我们必须先将模拟信号进行数字化（A/D转换），再对采样数据进行相应的算法处理，最后经过数字信号模拟化（D/A转换）后输出。
在这些DSP应用系统中的关键问题是怎样十分容易和高效地实现这些转换，因此必然涉及到接口电路的设计。
本文介绍一种单片内集成了ADC通道和DAC 通道的模拟接口电路TLC320AD50C（以下简称AD50）与TMS320VC5402缓冲串口的接口的设计实现方法，然后，基于这种接口电路的硬件设计，通过软件编程实现语音信号的采集与回放。
1 芯片简介TMS320VC5402是TI公司生产的从属于TMS320C54x系列的一个工作灵活、高速、具有较高性价比、低功耗的16位定点通用DSP芯片。
其主要特点包括：采用改进的哈佛结构，1条程序总线（PB），3条数据总线（CB、DB、EB）和4条地址总线（PAB，CAB，DAB，EAB），带有专用硬件逻辑CPU，片内存储器，片内外围专用的指令集，专用的汇编语言工具等。
TMS320VC5402含4K字节的片内ROM和16K字节的双存取RAM，1个HPI（Host Port Interface）接口，2个多通道缓冲单口MCBSP（Multi-Channel Buffered Serial Port），单周期指令执行时间10ns，双电源（1.8V和3.3V）供电，带有符合IEEE1149.1标准的JTAG边界扫描仿真逻辑。
大容量Flash与DSP接口技术的实现
并行、 高性 能 、 容 量 闪速 存 储 器 中 的一 种 ， 要 性 大 主
能如下 ：
・
存 ） 为数 据记录 介质 ， 作 采用 了微处 理器 和 闪存 结 合 使用 的方 法 ， 成 数 据 的实 时记 录 、 据 采 集 等 功 完 数 能 。使得 设 备 的实 时性 比较好 、 容量 大 、 耗低 、 功 集 成度 高 。
ｉ ｐ ｅ ｎ ｅ ｃ ｎｉｕ ｕ ｄ ｒｓ ｉｇ ｆｒｍ ｈ ｃ ｉ ｌ ａ—ｌｒ ｅｃ ｐ ｃｔ ａ ｈ ｍｅ ｒ ． ｈ ｏ ｔ ｆｏ ｍ ｌ ｍｅ ｔｔ ｏ ｔ ｏ ｓａ ｄ ｅ ｓ ｕ ｉｈｐ ｕ ｔ ｈ ｎ ｎ ｏ ｒ ａｇ ａ ａ ｉ ｆ ｓ ｍｏ ｙｌ ｙ Ｔ ｅ ｓｆ ｏ ｎ—ｌ ｅ ｐ ｏ ｒｍｍｉ ｇｆｒｍｅ ｒ ｓ ｉｅ ， ｉ ｒｇ ａ ｎ ｎ ｍｏｙ ｉ ｇ ｖ ｎ ｏ
ｋｎｄ ｆｗｏｋｎ ｄ ａ ｄ ｐ ｒ ｔ ｎ ｉ ｓｏ ｒ ｉｇ ｍｏ ｅ ｎ ｏ ｅ ａｉ ｍｏ ｅ ｏ ４９ ｏ ｄ ｆ ＡＴ ＢＶ３ ２ ２ Ｔ， ｔｅ ｎｅｆ ｃ ｅ ｈ ｌｇ ｏ ａ ｈ ｈ ｉｔｒａ ｅ ｔｃ ｎｏｏ ｙ ｆ ｆ ｓ ｍｅ ｒ ａ ｄ ｌ ｍｏｙ ｎ ＤＳ ｆｅ ｉ ｒｄ ｃ ｄ． Ａｎ Ｐ ｒ ｎｔｏ ｕ ｅ ｉ ｄ ｗｅ
ＺＨＯＵ ｈ— ｉ Ｓ ｉｘｎ
（ ｈ ４ｈＲｓ ｒ ｓｔ ｅ ｆ凹 ，ｈｉ ｈａｇＨ ｂｉ ５０ １ Ｃ ｉ ） Ｔｅ５ ｔ ｒ ａ ｈＩ ｔｕ ｅ ｃ ｎ ｉｔ ｏ Ｓｉ ｚｕｎ ｅｅ０ ０８ ， ｈ ａ ｊ ａ ｎ
Ａｂ ｔ ａ ｔ Ｉ ｉ ｐ ｐ ｒ ｈ ａ ｒｓｏ ｅ３ ｓｒ ｃ ｎ ｔ ｓ ａ ｅ ，ｔｅｆ ｔ ｅ ｆ ｈ ２一ｍｅ ａ ｉ ｆ ｓ ｍｏｙ Ａ ４ Ｂ ３ ２ ｎ ｅＤＳ ＭＳ ２ Ｆ ４ ７ ｅ ｃ ｂ ｄ．Ｓ ｖ ｒｌ ｈ ｅｕ ｔ ｇ ｂｔ ａ ｈｍｅ ｒ Ｔ ９ Ｖ ２ Ｔ ａ ｄｔ Ｐ Ｔ ３ ０ ２ ０ Ａ ｉ ｄ ｓ ｒ ｅ ｌ ｈ ｓ ｉ ｅ ｅａ
大容量闪存器件K9KAG08UOM与DSP的接口设计
大容量闪存器件K9KAG08UOM与DSP的接口设计
张春侠;林玉野
【期刊名称】《电子设计工程》
【年(卷),期】2009(17)6
【摘要】大容量闪存器件以其体积小、容量大、易于扩展等优点在存储器领域得到广泛应用,介绍2 G字节容量NANDFlash K9KAG08U0M的特点和使用方法,并以某激光惯导计算机板设计为例,重点阐述其与数字信号处理器
(DSP)TMS320C6713B的硬件接口和软件设计方法.湖试和海试试验结果表明该接口设计方法可靠性高,可扩展能力强,易于编程,具有较高的实用价值.
【总页数】3页(P110-112)
【作者】张春侠;林玉野
【作者单位】北京航天自动控制研究所,北京,100854;宇航智能控制技术国防科技重点实验室,北京,100854;北京航天自动控制研究所,北京,100854;宇航智能控制技术国防科技重点实验室,北京,100854
【正文语种】中文
【中图分类】TP311.5
【相关文献】
1.大容量闪存芯片的接口设计与应用 [J], 白涛;宋波;吴成;闫保中
2.新型大容量闪存与单片机的接口设计 [J], 陈江烨;乔悦峰
3.超大容量FLASH闪存与DSP的数据存储接口技术 [J], 邓良慧;梁国龙
4.大容量闪存K9WAG08U0A的硬软件接口设计方法 [J], 李明磊;潘文亮
5.大容量闪存芯片与DSP接口设计 [J], 赵言涛;刘铮;彭永进;资道周
因版权原因，仅展示原文概要，查看原文内容请购买。