《数字逻辑》试题
数字逻辑考试题.(优选)
数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。
4. 试举出CMOS 三个电路的优点 、 、 。
5. )(CD B B A Y +=则其对偶式Y ’为 。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。
9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=2. 下列哪个元件是CMOS 器件（ ）。
A. 74S00B. 74LS00C. 74HC00D. 74H003. 十进制数25用8421BCD 码表示为（ ）。
A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。
数字逻辑10套题
《数字逻辑电路》试题一一、填空题1．（）10=（）2=（）8=（）16。
2．（）2=（）10。
3．（）10=( ) 8421-BCD。
4．A⊕0= 。
5．大体门电路包括、、。
6．A⊙B= 。
7．N各逻辑变量组成某个逻辑函数，那么其完整的真值表应有种不同的组合。
8．数字逻辑电路包括两类，别离是电路和电路。
9．JK触发器的特性方程是。
10．任何时刻，电路的输出，不仅与该时刻电路的输入有关，而且还与电途经去的输入有关的电路，称为电路。
11．F(A,B,C,D)=CD,它包括了个最小项。
12．A(A+B)= 。
13．F=AB+AC,这种形式的逻辑函数表达式称为。
14．F=A·B·A·C这种形式的逻辑函数表达式称为。
15．有18个信息需用二进制代码来表示它们，那么最少需要位二进制。
16．与将JK触发器作成T’（翻转）触发器，应使其J= , K= 。
17．设计一个25进制计数器，最少需要个触发器。
二、选择题1．已知字符T的ASCII码值的十进制数表示为84，若是将最高位设置为奇校验位，那么字符T的ASCⅡ码值设置奇校验位后，它的二进制表示为( )A 01001101B 11001101C 01101011 D2. 以下个数中最大的是（）A (.0101) 2B 16C 10 C 83. 在一个逻辑电路中，有两个输入信号X、Y和一个输出信号V。
当且仅当X=一、Y=0时，V=0,那么V的逻辑表达式为（）A X+YB X·YC X·YD X+Y4. A·A·B·B·C=( )A ABC C 1D 05. A+BC+AB+A=( )A AB AC 1D 06. F(A,B,C)=ABC+ABC+ABC=( )A ∑m（0,2,4）B ∑m（3,5,7）C ∑m（1,3,5）D ∑m（4,5,7）7. A⊕B=( )A AB+ AB B AB + ABC A BD A B8. 对正逻辑而言，某电路是与门，那么对负逻辑而言是（）A 与门B 与非门C 或非门D 或门触发器在同步工作时，假设现态Q n=0，要求抵达次态Q n＋1=1,那么应使JK=( )A 00B 01C 1XD X110.图（1）中要求输出F=B，那么A应为( )A 0B 1 A =1 FC B BD B 图（1）三、化简以下函数表达式一、代数化简：Y=（AB+A B+A B）（A+B+D+A B D）二、Y=AB+A B+A B3、卡诺图化简：F=(A,B,C,D)=∑m(0,1,2,3,4,6,8,9,10,11,12,14)四、芯片的应用1．别离用74138和74153实现逻辑函数表达式F=AB+BC+AC2．用1．用与非门设计一个组合电路，用来检测并行输入的四位二进制数B4B3B2B1当其值大于或等于5时，输出F=1，反之F=0。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
数字逻辑期末考试卷以及答案
2.分析下面的时序电路，请写出控制函数和输出函数的表达式，列出状态表和状态图，描述起 功能。 （10 分）
班级:
学号：
第 二 页
.
…………………密……………封……………线……………密……………封……………
学号：
姓名
六、设计题（25 分） 1. 试设计一个检测电路，功能：检测四位二进制码中 1 的个数是否为奇数，若为偶数个 1，则输 出为 1，否则输出为 0。 （10 分） 2. 用 D 触发器设计一个六进制的计数器（10 分） 3. 用 74LS90 芯片实现上题的计数器。 （5 分） 。.
C.状 态 转 换 图
姓名
四、判断题（每题 1 分，共 10 分。对的打“√” ，错的打“×” ） （T ）1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 （ T）2. ROM 的每个与项（地址译码器的输出）都一定是最小项。 （ F ）3. D 触发器的特性方程为 Q n + 1 = D ， 与 Q n 无 关 ， 所 以 它 没 有 记 忆 功 能 。 （ F ） 4 . 计数器的模是指对输入的计数脉冲的个数。 （ F ）5. 因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。 （ F ）6. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ T ）7. 异或函数与同或函数在逻辑上互为反函数，所以 A B C ABC 。 ( F )8.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ T ）9. 一个二进制数的低 2 位为 0 ，则该数可被 4 整除。 （ T ）10.同步时序电路中触发器的时钟是统一的。 五、分析题(25 分) 1.下图所示组合电路，写出函数表达式，列出真值表，描述功能，并用三-八译码器 74138 芯片和 适当的门电路实现。 （15 分）
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
五、用代数法化简
六、用卡诺图化简法求F的最简与或和最简或与表达式
F（A，B，C，D）=∑m(0,2,7,13,15)+∑d(1A，B，数据输入端 依次接 ，o,o,c，试分析该电路实现何功能？
5．组合逻辑电路的结构特点，表现为（）。
A．有记忆功能B．有反馈回路C．不含记忆元件D．无反馈回路
四、判断改错题
1．若逻辑变量x和y满足xy=x+y，则x=y。（）
2．若（A，B）为相容状态时，（B，C）也为相容状态对，则（A，B，C，）构成一个相容类。（）
3．时序逻辑电路均包含有触发器。（）
4．米里型电路状态表的读法是，处于状态y的同步时序电路，输出为Z；当输入为x时，在时钟脉冲作用下，电路进入次态 。（）
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 1
0 1 1
1 0 0
1 1 1
0 0 1
0 1 0
1 0 0
1 1 0
3．状态图
4．触发器输出的波形
5．该计数器是五进制计数器，可以自启动。
九、1．
2．（A，B）（A，E）（B，E）（C，F）
3．（A，B，E）（C，F）（D）（G）
《数字逻辑》模拟试题3
班级姓名学号成绩
一、填空题
1．某电路有4个开关，当其中任意3个开关或3个以上开关接通时（设开关接通为1，断开为0，则电路接通，F=1，否则F=0。若用最小项标准表达式表示，则
F（A，B，C，D）=。
2．若原函数已填入1.1中所示的卡诺图中，将其对偶函数 填入卡诺图 中。
1
1
1
1
八、分析图7.1所示同步计数电路，作出状态转移表和状态图。计数器是n进制计数器？能否自启动？并画出在时钟作用下的各触发器输出波形。
九、化简表9.1同步时序电路的原始状态表。
表9.1状态表
现态
次态/输出
x=0
x=1
A
B
C
D
E
F
G
C/0
F/0
D/0
D/1
C/0
D/0
C/1
B/1
A/1
G/0
E/0
E/1
G/0
7．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项（）？
A．9 B．7 C．16 D．不能确定
三、多项选择题
1．n个变量的最小项是。
A．n个变量的积项，它包含全部n个变量
B．n个变量的和项，它包含全部n个变量
C．每个变量都以原变量或者反变量的形式出现，且仅出现一次。
7．数据选择器又称，它是一种输入，输出的逻辑构件。控制信号端实现的选择。
8．时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的状态，而且还与电路有关，因此时序逻辑电路具有。
9．在CP脉冲作用下，具有图1.2(a)所示的功能的触发器是触发器，具有图1.2(b)所示功能的触发器是触发器。
10．在图1.3所示电路中，社现态 ，经三个脉冲作用后， 的状态应为
4．
现态
次态/输出
X=0
X=1
a
b
c
d
b/0
c/0
c/1
b/1
a/1
d/0
a/0
c/0
5．状态数为m，那么每个状态所需的二进制位数r（即触发器的个数）应满足如下关系
所以至少需要2个触发器。
D．n个变量的和项，它不包含全部变量。
2．逻辑函数 ，当变量的取值为时，将出现冒险现象。
A．B=C=1 B．B=C=0 C．A=1，C=0 D．A=B=0
3．若 和 分别表示n个变量的最小项和最大项，则有（）。
A． B． C． D．
4．当描述同步时序电路的最简状态表中含又个状态时，需要两个触发器。
A．3 B．4 C．2 D．5
C．两个互为相反D．两个中至少有一个为0
4．下列电路中属于同步时序逻辑电路的是。
属于组合逻辑电路的是。
属于脉冲异步时序逻辑电路的是。
属于电平异步时序逻辑电路的是。
5．根据反演规则可知，逻辑函数 的反函数为（）。
A． B．
C． D．
6．设 和 是n个变量构成的两个最小项，若 ，则（）。
A． B． C． D．
D/0
1．作出隐含表。
2．找出等效对。
3．列出最大等效类。
4．求出最小化状态表。
5．实现该电路功能，至少需要几个出发器。
一十、用一片T138译码器和适当的与非门实现如下真值表所示的电路功能。
输入
A B C
输出
F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
0
0
1
0
标准答案：
一、1．
2．
1
0
1
0
0
1
1
0
3．3
4．14
5．输出、输入信号、状态无关
6．两个互补、相反、过度干扰脉冲
7．多路转换器、多路、单路、对数据
8．输入逻辑变量、原来的状态、记忆功能
9．D、J-K
10．11
二、1．C
2．D
3．A
4．A，C，B，D
5．C
6．A
7．B
三、1．A，C
2．A，C，D
。
二、单项选择题
1．十进制数33的余3码为（）。
A. 00110110 B. 110110 C. 01100110 D. 100100
2．二进制小数-0.0110的补码表示为（）。
A．0.1010 B．1.1001 C．1.0110 D．1.1010
3．两输入与非门输出为0时，输入应满足（）。
A．两个同时为1 B．两个同时为0
3．A，B，C
4．A，B
5．C，D
四、1．对
因为0+1=1，0•1=0，所以若 ,
则等式不可能成立。
2．错。
因为它不具备传递性，（A，B）相容，（B，C）相容，并不能说明（A，C）也先容，而（A，B，C）相容，表示（A，B），（B，C），（A，C）相容。
3．错。
在电平异步时序逻辑电路中可没有触发器，可由门电路形式延时。
（F）
（ ）
3．设计同步时序逻辑电路时，若有6个状态，至少需要选个触发器。
4．74LS74芯片（双D触发器）共有只引脚。
5．组合逻辑电路的逻辑功能特点是，任意时刻的状态仅取决于该时刻
的状态，而与信号作用前电路的。
6．组合逻辑电路中的竞争冒险是指当逻辑门有输入信号同时向状态变化时，输出端可能产生的现象。
4．错。
5．错。
脉冲异步时序电路状态的改变直接地依赖与输入脉冲，没有公共的时钟脉冲来同步。
五、
六、解：
1
d
0
d
d
d
1
0
d
1
1
0
1
d
0
1．
2．
然后对 取反，即可得F的最简或-与表达式
七、解：根据
有
当变量都相同时，W输出为1，其余情况下输出W均为0。
八、解：1。该电路的次态方程和输出方程为
2．状态表
0 0 0