电子科大18春《数字逻辑设计及应用》在线作业2
2011-2012-2电子科大《数字逻辑设计及应用》期末考试题参考解答
………密………封………线………以………内………答………题………无………效……电子科技大学2011 -2012学年第 二 学期期 末 考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式： 闭卷 考试日期： 20 12 年 07 月 02 日 考试时长：_120___分钟课程成绩构成：平时 30 %， 期中 30 %， 实验 0 %， 期末 40 % 本试卷试题由___六__部分构成，共__6___页。
I. Fill out your answers in the blanks (3’ X 10=30’)1. The inputs of a full-adder are A =1, B=1, C in =1. Then the output C out is ( 1 ).2. If an 74x148 priority encoder has its 0, 2, 4, and 6 inputs at the active level, the active LOW binary output is ( 001 ).3. If an J-K flip-flop with J=1 and K=1 has a 10kHz clock input, the Q output is a (5k ) Hz square wave. 4. A sequential circuit whose output depends on the state and inputs is called a ( Mealy ) state machine. 5. If we observed the waveforms of output Q 1、Q 2、Q 3 of three flip-fl0ps of a counter as the Figure 1, the modulo of the counter should be ( 6 ).Figure 16. State/output table for a sequential circuit is shown as table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X =01011101, the output sequence should be ( 11000100 ).CP Q 1 Q 2 Q 3………密………封………线………以………内………答………题………无………效……7.Transition/output table for a sequential circuit is shown in Table 2, X is input and Y is output, the sequential circuit is a modulus ( 3 ) up/down counter.8. A 4-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 15 ) normal states. 9. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 2, assume the initial state is Q 2Q 1Q 0=110, the feedback function LIN = Q 2/Q 1/ + Q 2Q 0/, the output sequence in Q 2 is ( 110100 ).Figure 210. When the input is 01000000 of an 8 bit DAC, the corresponding output voltage is 2V . The output voltage range for the DAC is ( 0 ~ 7.97 )V .II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBOUT=AGTBOUT=0, AEQBOUT=1 on its outputs, the cascading inputs are ( B ).A) ALTBIN=0, AEQBIN=0, AGTBIN=0 B) ALTBIN=0, AEQBIN=1, AGTBIN=0 C) ALTBIN=1, AEQBIN=0, AGTBIN=1 D) ALTBIN=1, AEQBIN=1, AGTBIN=1 2. For an edge-triggered D flip-flop, ( D) is correct.A) a change in the state of the flip-flop can only at a clock pulse edge B) the state that the flip-flop goes to depends on the D inputn+1n 21………密………封………线………以………内………答………题………无………效……C) the output follows the input at each clock pulse D) all of these answers3. An asynchronous counter differs from a synchronous in ( B ). A) the number of states in its sequence B) the method of clocking C) the type of flip-flop used D) the value of the modulus4. A modulus-10 Johnson counter requires ( C ).A) ten flip-flopB) four flip-flopC) five flip-flopD) twelve flip-flop5. The capacity of a memory that has 10 bits address bus and can store 8 bits at each address is ( B ). A) 1024 B) 8192 C) 80 D) 256III. A D Latch and a D Flip-flop are shown in Figure 3. The waveforms of a clock CP and aninput D are shown in Figure 4. Assume the initial state of Q is 1. Try to draw the waveforms of Q of the D Latch and the D Flip-flop. Ignore the delay of the circuit. (15’ )Figure 3CP DttFigure 4Answer:………密………封………线………以………内………答………题………无………效……CP D 锁锁锁锁锁锁QQIn the waveform of the output, the delay of the gate circuit has been taken into consideration. 评分标准：1.锁存器和触发器Q 端波形上升、下降沿正确，得12分；每错一处扣1分，扣完12分为止；2.判断上升沿和高电平状态有效，得3分；错一个扣1分，扣完3分为止。
数字逻辑设计及应用 本科2 答案
电子科技大学网络教育考卷（B 卷）(20 年至20 学年度第 学期)考试时间 年 月 日(120分钟) 课程 数字逻辑设计及实践（本科） 教师签名_____一、填空题(每空1分，共20分) 1、请完成如下的进制转换：10110.112= 26.6 8= 22.75 10= 16.C 16； 2、28.510= 11100.1 2= 34.4 8= 1C.8 16= 00101000.0101 8421BCD3、某带符号的二进制数的反码是1010101，则该数对应的原码是 1101010 ，补码是 1101011 ；4、A ⊕B= AB /+A /B ；(A ⊕B)/= AB+A /B / ；5、正逻辑和负逻辑之间的关系是 对偶 ；6、请问图1-6的逻辑为：Y= A / ；7、已知某集成门电路输出和输入的高电平的最小值分别为min IH min OH V V 、；输出和输入的低电平最大值分别为：max IL max OL V V 、；请问该门电路高电平的直流噪声容限NH V = min OH min IH V V - ；低电平的直流噪声容限NL V =m a x IL max OL V V - ；8、某状态机的状态数为129，请问至少需要 8 位编码才能完成；9、如果要从多路输入数据中，选出一路作为输出，应采用 数字选择 器来实现； 10、如果要比较两个二进制数的大小，应采用 比较器 器来实现；11、如果待实现的时序状态机中存在状态循环圈，应采用 计数器 器来实现； 12、同时具备置0、置1、保持和反转的触发器是 JK 触发器；二、选择题（每题1分，共10分）1、 将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为： ①. 00000000 ②. 10000000 ③. 11111111 ④. 100000112、请问下列逻辑中，与(A ·B)/相同的逻辑是 ；①. A /+B / ②. A+B ③. A ·B ④. A /·B /3、已知逻辑F(ABC)=Σm (1,3,5,7)，则下面的描述为正确的是：①. F(ABC)=ПM (0,2,4,6) ②. F=C③. F D =Σm (0,2,4,6) ④. F=A+B4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、35、如果实现5-32的译码器电路，需要 个74138（3-8译码器）来实现：①. 2 ②. 3 ③. 4 ④. 86、要实现256进制（模为256）的二进制计数器，需要 个74163（4位二进制加计数器）来实现①. 2 ②. 3 ③. 8 ④. 167、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：①. 8 ②. 4 ③. 3 ④. 28、如果用触发器和门电路来实现12进制的计数器，则至少需要 个触发器：①. 2个 ②. 3个 ③. 4个 ④. 5个9、一个JK 触发器的驱动方程为X K J ==，则其逻辑功能与以下哪种触发器相同：①. JK 触发器 ②. SR 触发器 ③. D 触发器 ④. T 触发器10、555时基电路外界阻容元件构成自激多谐振荡器，当检小组容元件的数值时，将使： ①. 振荡周期减小 ②. 振荡幅度减小③. 振荡频率降低 ④. 振荡周期增大三、判断题（每题1分，共10分）1、存储单元是时序状态机不可缺少的组成部分；（ √ ）2、7485为4位二进制比较器。
《数字逻辑》第2章作业与习题
《数字逻辑》第2章作业与习题一、作业1）填空题1．传统的逻辑函数的表示方法有 、 、和 。
2．逻辑变量和函数只有 两种取值，而且它们只是表示两种不同的逻辑状态。
3．逻辑函数CD B A F +=，其反函数F = ，其对偶式F *= 。
4．函数ADE D C AC B A F +++=的最简与或式是 。
2）单选题1．函数D D C C B C A AB F ++++=的最简与或式为（ ）。
① 1 ② 0 ③ AB ④ 以上均不是2．逻辑函数)(B A C B A F ++=，当ABC 的取值为（ ）时，F =1。
① 000 ② 011 ③ 101 ④ 1113．函数A ⊕B 与B A ⊕（ ）。
① 互为反函数② 互为对偶式 ③ 相等 ④ 答案都不正确。
3）问答与计算题1．将逻辑函数BD A ABC F +=写成标准与或表达式。
2．推导出函数C A BC AB F ++=的最简与或式。
3．列出下述问题的真值表，利用最小项推导法写出其逻辑函数表达式，并利用公式简化法进行简化。
然后写出完整的Verilog HDL 程序。
有3个温度检测器，当检测的温度超过60°时，温度检测器输出信号为1；低于60°时，输出为0。
当两个或两个以上的温度检测器的输出为1时，总控制器的输出为1，以控制调控设备，使温度降低到60°以下。
4．用公式法证明下列等式：=CDB++++++CB+CDBBCDDCCDBACDABABCD5．用if语句设计一个二选一的总线选择器，当选择信号sel为“1”时，输出qout[3:0]等于输入data[3:0]；当sel为“0”时，输出qout[3:0]等于0。
下面程序是否正确？若不正确，一一指明出错的语句，并给出完整的正确程序。
尝试用Quartus Ⅱ软件输入源程序并进行编译，确保编译通过。
Array6．若要设计一个带异步清零和异步预置的8位二进制加法计数器，触发信号均为上升沿触发，下面程序是否正确？若不正确，一一指明出错的语句，并给出完整的正确程序。
数字逻辑设计及应用知识要点及习题解析目录
数字逻辑设计及应用知识要点及习题解析电子科技大学数字逻辑设计及应用课程组编写前言根据教育部高等学校电子信息科学与电气信息类基础课程教学指导分委员会2009年12月修订的“数字电子技术基础”和“数字电路与逻辑设计”课程教学基本要求和电子科技大学数字逻辑设计及应用课程教学大纲的要求，参照目前高校普遍使用的主流教材，我们课程组的部分教师参加编写了这本习题集。
通过对知识要点的概念和习题的讲解分析，帮助读者了解和掌握课程的重点、难点，提高分析问题和解决问题的能力。
全书按照通行教材的重点章节安排，每章分为：1.知识要点2.典型例题解析3.习题4.习题解答四个部分，总结每一章的知识要点，对典型例题进行解析，并对书后的习题进行详尽的分析和解答。
在编写过程中，注意了以下几点：1.根据教学基本要求，对教材各章的知识要点进行明确细致的归纳，在归纳中要特别注重各知识点之间的层次和关联，并对它们的应用和实践要求作出明确的提示，以保证教师在教学中和学生在学习中都能做到心中有数和准确把握。
2.根据知识要点的要求，巩固和加深对基本内容、基本概念、基本方法的理解和运用，建立清晰的解题思路，提高解题的能力和技巧，选择相关的基础型、概念型、实用型、逻辑技巧型和综合应用型的题目作为典型例题，进行题意分析，找出解题思路；对某些例题中的常见错误进行谬误分析，对某些技巧性的例题进行解题技巧分析。
3.习题采用“数字逻辑设计及运用”（姜书艳主编）教材中的部分习题并对其补充，同时在“数字设计原理与实践”（John F. Wakerly）、“数字电子技术基础”（阎石主编）等教材中选择实用型、逻辑技巧型和综合应用型的的题目作为补充。
4.习题解答与习题分开列出。
习题解答不仅仅是拘泥于答案的给出，而且要结合数字电路的特点，对于易错、常错、重点与难点的习题，结合学生在作业中常犯的错误、难懂的问题有针对性地给予详略得当的点拨，同时注意解题方法的指导，以达到启发思维，培养能力的目的。
数字逻辑电路设计第二版答案
数字逻辑电路设计第二版答案【篇一：蒋立平版数字逻辑电路与系统设计习题答案】1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2（2（10010111）2 （3）（1101101）2 （4（11111111）2 （5）（0.1001）2 （6 （0.0111）2 （7）（11.001）2 （8 （101011.11001）2题1.1 解：（1）（11011）2 =（27）10（10010111）2 =（151）10（3）（1101101）2 =（109）10 （11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7）（11.001）2 =（3.125）10（101011.11001）2 =（43.78125）101.3 数。
（1）（1010111）2（110111011）2 （3）（10110.011010）2（4）（101100.110011）2 题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19a）16 =（632）8 （3）（10110.111010）2 =（16.e8）16 =（（4）（101100.01100001）2 =（2c.61）16 =1.5 将下列十进制数表示为8421bcd码。
（1）（43）10（95.12）10 （3）（67.58）10 （（932.1）10题1.5 解：（1）（43）10 =（01000011）8421bcd（2）（95.12）10 =（10010101.00010010）8421bcd （3）（67.58）10 =（01100111.01011000）8421bcd （4）（932.1）10 =（1.7 将下列有符号的十进制数表示成补二进制数。
（1） +13 （2）?9（3）+3 （4）?题1.7解：（1） +13 =（01101）2 （（10111）2（3） +3 =（00011）2 （（11000）21.9 用真值表证明下列各式相等。
电子科技大学智慧树知到“计算机科学与技术”《数字逻辑设计及应用》网课测试题答案卷2
电子科技大学智慧树知到“计算机科学与技术”《数字逻辑设计及应用》网课测试题答案（图片大小可自由调整）第1卷一.综合考核(共10题)1.逻辑式A+AB+ABC+ABCD=()。
A.AB.ABC.ABCD.ABCD2.n级触发器构成的环形计数器，计数模是()A、nB、2nC、2n-1D、2n+13.移位寄存器可以用作数据的串/并变换。
()A.错误B.正确4.单稳态触发器输出脉冲的宽度，取决于触发信号幅度的大小。
()A.错误B.正确5.CMOS电路的电源电压只能使用+5V。
()A、错误B、正确6.属于组合逻辑电路的部件是()A、编码器B、寄存器C、触发器D、计数器7.数据选择器是一种时序电路。
()A.错误B.正确8.下列电路中，是组合电路的是()A、串行数据检测器B、数据选择器C、环形计数器D、移位寄存器9.一个多输入与非门，输出为0的条件是()A、只要有一个输入为1，其余输入无关B、只要有一个输入为0，其余输入无关C、全部输入均为1D、全部输入均为010.若AB=AC，一定是B=C。
()A、错误B、正确第1卷参考答案一.综合考核1.参考答案：A2.参考答案：A3.参考答案：B4.参考答案：A5.参考答案：A6.参考答案：A7.参考答案：A8.参考答案：B9.参考答案：C10.参考答案：A。
数字逻辑设计及应用-电子科技大学ppt课件
0
34 5
D’2 D’1
F1 F2
20 EN
精选编辑ppt
例2用一个ROM实现二进制码到格雷码的转换
• 确定地址和输出
输入变量 为B3、B2、B1、B0，地址为4位；函数R0、 R1、R2 、R3 ，输出为4个，应选用24× 4的ROM
表1.4 格雷码与二进制码关系对照表 十进制数 二进制码 格雷码 十进制数 二进制码 格雷码
D’1
R0
D’2
R1
D’3 D’4
R2 R3
精选编辑ppt
Digital Logic Design and Application (数字逻辑设计及应用)
随机存取存储器(RAM)
在使 用RAM时可以 随时从任 一指 定 地址取 出 （读出）数据，也可以 随时将数据存入（写入）任 何指 定 地址的存储单元 中 去。
D3 A 1 A 0 A 1 A 0 D2 D 1 W 3 W 1
D1 D0
A1A0 A1A0
D2 W3W2W0
A1A0 A1A0 A1A0
D3 W 3 W1
A1A0 A1A0
14
精选编辑ppt
NMOS管存储矩阵
VDD
W0 W1 W2 W3
交 叉 点 处 接 有 MOS
管时相当于存1，没
•读/写控制电路：对电路的工作状态 进行控制
片选输入端CS，读/写控制，输出缓冲电路
25
擦除操作简单集成度高容量大只读存储器readonlymemoryromdigitallogicdesignapplication数字逻辑设计及应用19例1用一个rom实现如下函数并画出其结点图?将函数写成最小项之和的形式151413121110151413121110abcabcdabcabcd?确定地址和输出输入变量输出为2个应选用22的rom?rom的应用实现组合逻辑函数代码转换字符发生器数学函数表实现时序电路中组合逻辑部分rom也可按ram的级联方式扩展20?画结点图只读存储器readonlymemoryromdigitallogicdesignapplication数字逻辑设计及应用21例2用一个rom实现二进制码到格雷码的转换确定地址和输出输入变量14格雷码与二进制码关系对照表二进制码十进制数最小项二进制码十进制数最小项0000000010001100000100011001110100100011101010111100110010111011111001000110121100101001010111131101101101100101141110100101110100151111100022?画结点图11w12只读存储器readonlymemoryrom23ram用ram时可以随时从任一指定地址取读出数据也可以随时将数据存入写入任何指定地址的存储单元存储的数据便会丢失不利随机存储器dram
《数字逻辑设计及应用》试题2
一、填空题：（每空2分，共24分）1、十进制数-2的8位二进制补码为_________________B 。
2、与十进制数13.75等值的二进制数为__________________B 。
3、当控制端无效时，三态门输出端表现为_________。
4、n 变量任意两个最小项的乘积为__________________________。
5、使1A B C ⊕⊕=的ABC 组合包括001、010、100和________。
6、根据逻辑代数中的加法分配律，_____________A B C +=。
7、74HC151为_____选1数据选择器。
8、以高电平和低电平分别对应逻辑0和逻辑1，这种表示方法称为_____逻辑。
9、具有15根地址线的SRAM 内含________个存储单元。
10、时序电路的特点是________________________________________________________。
11、n 位扭环形计数器包含______个有效状态。
12、用触发器实现六十进制计数器，所需触发器的数量最少为_______个。
二、逻辑函数化简：（每小题6分，共12分） 1、1()Y AB A B C A B =++++电子科技大学中山学院考试试卷课程名称: 数字逻辑设计及应用 试卷类型： A 卷20 09 —20 10 学年度第 一 学期 考试方式： 闭卷 拟题人： 石建国 日期： 2009.12.16 审题人： 日期：系别： 电子工程系 班 级：学号： 姓 名：2、2(,,)(0,6)(2,4,5,7)Y A B C m d=+∑三、针对以下逻辑电路，写出其输出端函数表达式并列出函数真值表：（12分）四、试用4选1数据选择器实现一个三变量表决器，A、B、C三个输入变量中有2个或2个以上为1时，输出L为1，否则L为0。
（12分）五、有一下降沿触发的边沿JK触发器，其时钟CLK及输入J、K的信号波形如下图所示，试画出其Q及Q端的输出波形（假定触发器初始状态为0）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(单选题) 1: 下列电路中，是时序电路的是
A: 二进制译码器
B: 移位寄存器
C: 数值比较器
D: 编码器
(单选题) 2: 和二进制数110101.01等值的十六进制数是
A: 35.4
B: 35.1
C: D1.4
D: 65.2
(单选题) 3: n级触发器构成的环形计数器，计数模是
A: n
B: 2n
C: 2n -1
D: 2n
(单选题) 4: 一块八选一的数据选择器，其地址（选择输入）码有A: 1位
B: 3位
C: 4位
D: 8位
(单选题) 5: 逻辑式A+B（C+D）的对偶式是
A: AB+CD
B: A(B+CD)
C: ABCD
D: A+B+C+D
(单选题) 6: TTL电路使用的电源电压VCC＝
A: 0.2V
B: 0.8V
C: 3.6V
D: 5V
(单选题) 7: 一个多输入的或非门，输出为1的条件是
A: 只要有一个输入为1，其余输入无关
B: 只要有一个输入为0，其余输入无关
C: 全部输入均为1
D: 全部输入均为0
(多选题) 1: 欲从多路输入数据中选取一路输出时，应采用（）；欲比较两个二进制数数值大小关系时，应采用（）。
A: 数据选择器
B: 数值比较器
C: 加法器
D: 触发器
,B
(多选题) 2: 表达式A＋A＋A和B×B×B的值分别是
A: 0
B: 1
C: A
D: B
,D
(判断题) 1: 单稳态触发器输出脉冲的宽度，取决于触发信号幅度的大小。
A: 错误
B: 正确
(判断题) 2: 1＋A＋B＝A＋B
A: 错误
B: 正确
(判断题) 3: 某门电路对正逻辑而言是与非门，对负逻辑而言则是或非门。
A: 错误
B: 正确
(判断题) 4: n个变量构成的任一个最小项，它总共有另外n个最小项和它是逻辑相邻的。
A: 错误
B: 正确
(判断题) 5: 扭环形计数器都是不能自启动的。
A: 错误
B: 正确
(判断题) 6: 任何一个逻辑函数的最简与或式一定是唯一的。
A: 错误
B: 正确
(判断题) 7: 欲将JK触发器作成翻转触发器，最简单的方法是令J＝1，K＝1。
A: 错误
B: 正确
(判断题) 8: 相同计数模的脉冲同步计数器，使用的触发器个数比脉冲异步计数器多。
A: 错误B: 正确。