第五章_3 内存贮器接口习题课
微机原理第五章练习题及解
微机原理第五章练习题及解一:单项选择题•8028在保护虚地址模式下，虚拟空间为（D。
A:1MB B:2MB C:4MB D:16MB•80486DX和80386相比，内部增加的功能部件是（C。
A:分段部件、分页部件B:预取部件、译码部件C:Cache浮点运算部件D:执行部件、总线接口部件,它要在硬件之间进■虚拟存储器是为了使用户可运行比主存容量大得多的程序行信息动态调度，这种调度是由（D来完成的。
A:硬件B:操作系统C:BIOS D:操作系统和硬•在各种辅存中，除去（D外，大多是便于安装、卸载和携带的。
A:软盘B:CD-ROM C:磁带D:硬盘■硬盘是一种外设，而软盘驱动器属于（C。
A:软盘B:CD-ROM C:磁带D:硬盘•常用的虚拟存储器寻址系统由（A两级存储器组成。
A:主存---- 外存 B:Cach ---- 主存C:Cache --- 主存 D:Cache --- Cache•高速缓存Cache的存取速度（CA:比主存慢、比外存快B:比主存慢、比内部寄存器快C:比主存快、比内部寄存器慢 D:比主存慢、比内部寄存器慢•在 PC机中,CPU访问各类存储器的频率由高到低为（A。
A:高速缓存、主存、硬盘、磁带 B:主存、硬盘、磁带、高速缓存 C:硬盘、主存、磁带、高速缓存 D:硬盘、高速缓存、主存、磁带•下列说法中正确的是（D。
A:EPROM是不能改写的B:EPROM可以改写，所以也是一种读写存储器C:EPROM只能改写一次D:EPROM可以改写,但不能取代读写存储器•目标程序中将逻辑地址转换成物理地址称为（B。
A:存储分配B:地址重定位C:地址保护D:程序移动•高速缓冲存储器Cache的作用是（D。
A:硬盘与主存储器间的缓冲B:软盘盘与主存储器间的缓冲C:CPU与视频设备间的缓冲D:CPU与主存储器间的缓冲•若 256KB的SRAM有8条数据线,则它有（B地址线。
A:8 条 B:18 条 C:20 条 D:256 条• Cach存储器一般采用SRAM,而内存条由（D组成A:ROM B:PROM C:DRAM D:SDRAM•某 SRAM芯片容量为8KX8,组成32KB存储系统所用芯片数为（B A:2 片 B:4 片 C:8 片 D:16 片•呆护模式下程序的最大地址空间是（D。
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
《计算机原理与接口技术》课后题答案
第2章微型计算机基础2.8 在执行指令期间,BIU能直接访问存储器吗?为什么?解:可以.因为EU和BIU可以并行工作,EU需要的指令可以从指令队列中获得,这时BIU预先从存储器中取出并放入指令队列的。
在EU执行指令的同时，BIU 可以访问存储器取下一条指令或指令执行时需要的数据。
2.9 8086与8088CPU的主要区别有哪些？解：主要区别有以下几点：①8086的外部数据总线有16位，而8088的外部数据总线只有8位。
②8086指令队列深度为6个字节,而8088的指令队列深度为4个字节.③因为8086的外部数据总线有16位,故8086每个总线周期可以存取两个字节.而8088的外部数据总线因为只有8位,所以每个总线周期只能存取1个字节.④个别引脚信号的含义稍有不同.2.10 解:（1）要利用信号线包括WR#、RD#、IO/M#、ALE 以及AD0~AD7、A8~A19。
（2）同（1）。
（3）所有三态输出的地址信号、数据信号和控制信号均置为高阻态。
2.11解：在每个总线周期的T3的开始处若READY 为低电平，则CPU在T3后插入一个等待周期TW。
在TW的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个TW 。
此过程一直进行到某个TW开始时，READY已经变为高电平，这时下一个时钟周期才转入T4。
可以看出，插入TW周期的个数取决于READY电平维持的时间。
2.14 解：通用寄存器包含以下8个寄存器：AX、BX、CX和DX寄存器一般用于存放参与运算的数据或运算的结果。
除此之外：AX：主要存放算术逻辑运算中的操作数，以及存放I/O操作的数据。
BX：存放访问内存时的基地址。
CX：在循环和串操作指令中用作计数器。
DX：在寄存器间接寻址的I/O指令中存放I/O地址。
在做双字长乘除法运算时，DX与AX合起来存放一个双字长数。
SP：存放栈顶偏移地址。
BP：存放访问内存时的基地址。
SP和BP也可以存放数据，但它们的默认段寄存器都是SS。
微机接口与原理技术第5章习题及参考解答
3.下列因素中,与Cache的命中率无关的是(。
A.主存的存取时间
B.块的大小
C.Cache的组织方式
D.Cache的容量
解A
4.下列说法中不正确的是(。
A.每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间
B.多级存储体系由Cache、主存和虚拟存储器构成
C.Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
SRAM的速度快、接口简单、读写操作简便,但存储容量较小、价格也比较高;而DRAM的存储密度较高、存储容量大,但接口较复杂,且需要定时刷新。
11.DRAM为什么要刷新?刷新方式有几种?
解因为DRAM存储的信息会随时间而消失,所以需要刷新。刷新方式包括:
·片外刷新(分散刷新、集中刷新和异步刷新;
·片内刷新。
16.设有一个具有24位地址和8位字长的存储器,问:
(1该存储器能够存储多少字节的信息?
(2如果该存储器由4M×1位的RAM芯片组成,需要多少片?
(3在此条件下,若数据总线为8位,需要多少位作芯片选择?
解
(116兆字节
(2需要4×8=32片
(3两位
18.某计算机系统的内存储器由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问:
9.存储器有哪些主要技术指标?这些指标是如何表示的?
解存储器的主要技术指标包括:
·存取速度Tacc,以ns(纳秒表示;
·存储容量,以bit表示,或用Byte表示,如62256,256kbit,或8K×8 bit;
·存储器类别,用型号来区分。
计算机组成第五章习题
5.4 同步测试习题及解答5.4.1 同步测试习题一、填空题1.在多级存储体系中，Cache的主要功能是_________，虚拟存储器的主要功能是___________。
2.SRAM靠_________存储信息，DRAM靠_______存储信息。
________存储器需要定时刷新。
3.动态半导体存储器的刷新一般有________、__________和__________。
4.一个512KB的存储器，其地址和数据线的总和是________。
5.若RAM芯片内有1024个单元，用单译码方式，地址译码器有_______条输出线；用双译码方式，地址译码器有________条输出线。
6.高速缓冲存储器中保存的信息是主存信息的__________。
二、选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分_____。
A．二者都是顺序存取 B. 二者都是直接存取C. 磁盘是直接存取，磁带是顺序存取D. 磁带是直接存取，磁盘的顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为（）A.存取时间B.存取周期C.CPU周期D.机器周期3.以下哪种类型的存储器速度最快（）A.DRAMB.ROMC.EPROMD.SRAM4.下述说法中正确的是（）A．半导体RAM信息可读可写，且断电后仍能保持记忆B．动态RAM的易失性RAM，而静态RAM中的存储信息是不易失的C．半导体RAM是易失RAM，但只要电源不断电，所存信息是不丢失的D．半导体RAM是非易失性的RAM5．动态RAM的刷新是以（）A．存储单位B．行C．列D．存储位6.SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数位（）A．16B．17C．20D．217.存储器容量为32K×16，则（）A．地址线为16根，数据线为32根B．地址线为32根，数据线为16根C．地址线为15根，数据线为16根D．地址线为16根，数据线为15根8.某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到（）A．220-1B．221-1C．223-1D．224-19.下述说法正确的是（）A．EPROM是可改写的，因而也是随机存储器的一种B．EPROM是可改写的，但它不能用作为随机存储器用C．EPROM只能改写一次，故不能作为随机存储器用D．EPROM是只能改写一次的只读存储器10.通常计算机的主存储器可采用（）A．RAM和ROMB．ROMC．RAMD．RAM或ROM11.存储器采用部分译码法片选时（）A．不需要地址译码器B．不能充分利用存储器空间C．会产生地址重叠D．CPU的地址线全参与译码12.在主存和CPU之间增加高速缓冲存储器的目的是（）A．解决CPU和主存之间的速度匹配问题B．扩大主存容量C．扩大CPU通用寄存器的数目D．即扩大主存容量又扩大CPU中通过寄存器的数量13.在程序的执行过程中，Cache与主存的地址映射是由（）A．操作系统来管理的B．程序员调度的C．由硬件自动完成的D．由软、硬件共同完成的14.采用虚拟存储器的目的（）A．提高主存的速度B．扩大辅存的存取空间C．扩大主存的存取空间D．扩大存储器的寻址空间15.常用的虚拟存储器寻址系统由（）两级A．主存—辅存B．Cache—主存C．Cache—辅存D．控件—主存三、判断题1.存取周期是指启动一次存储器操作到完成该操作所需的时间。
微机原理及接口技术试题第五章 习题和答案
第五章习题和答案一、单选题1.计算机的外围设备是指____A__。
A、输入／输出设备B、外存储器C、远程通信设备D、除了CPU和内存以外的其他设备2.下述I/O控制方式中，___C___主要由硬件实现。
A、程序传送方式B、中断方式C、DMA方式D、I/O处理机方式3.接口电路的最基本功能是____C__。
A、在CPU和外设间提供双向的数据传送B、反映外设当前的工作状态C、对传送数据提供缓冲功能D、对外设进行中断管理4.一个完整的DMA操作过程大致可分3个阶段，其中没有的阶段是___B___。
A、准备阶段B、总线控制阶段C、数据传送阶段D、传送结束阶段二、判断题1.把接口电路中CPU可以访问的每一个寄存器或控制电路称为一个I/O端口。
（T ）2.采用统一编址方式时，CPU对I/O设备的管理是用访问内存的指令实现的。
（T ）3.无条件传送是一种最简单的输入／输出传送，一般只用于简单、低速的外设的操作。
（T ）4.中断方式的特点是改CPU的被动查询为主动响应。
（F ）5.DMA控制器是一个特殊的接口部件，它有主、从两种工作状态。
（T ）三、思考题1.外设为何必须通过接口与主机相连？存储器与系统总线相连需要接口吗？为什么？答: 外设都必须通过I/O接口电路与微机系统总线相连,因为CPU与外部设备通信在运行速度和数据格式上差异很大. 存储器与系统总线相连不需要接口.因为接口是用来连接微机和外设的一个中间部件，I/O接口电路要面对主机和外设两个方面进行协调和缓冲,存储器属于微机系统的组成部分.它们之间的数据传输是标准的、统一的没有必要通过接口.2.CPU与外设间传送的信号有哪几类？答: CPU与外设间传送的信息大致可分为以下3类: 数据信息(分为数字量,模拟量和开关量), 控制信息(CPU发出的用来控制外设工作的命令)和状态信息(用来反映输入、输出设备当前工作状态的信号).3. 常用的I/O端口编址方式有哪几种？各自的特点如何？答: 系统对I/O端口的地址分配有两种编址方式：统一编址和独立编址。
内存储器接口演示PPT
6.1.4
二、动态存储器 1. DRAM的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性 图6.4所示为2164A的引脚图，其引脚功能如下： A0～A7：地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制下，它们 被锁存到芯片内部的行地址锁存器和列地址锁存器中。 DIN和DOUT：芯片的数据输入、输出线。 RAS：行地址锁存信号。 CAS：列地址锁存信号。 WE：写允许信号。当它为低电平时，允许将数据写入。 反之，当WE=l时，可以从芯片读出数据。
存储系统分为两个存储体，如图6.19所示。 对于16位的CPU为此也都设置了用于存储体选择的两个 控制 信号和。表6.3描述了这两个引脚和所选择的存储体。 在Intel系列的CPU通过产生独立的写信号来选择每个存 储体的写操作，如图6.20所示。
图6.21描述了一个8086存储系统的连接图。
•23
6.4.2 32位机的存储系统
•13
0111 101
该片6264的地址范围为：
0111 1010 0000 0000 0000=3E000H
到
0011 1111 1111 1111 1111=3FFFFH
若将图6.9中的“与非”门改为“或”门，如图6.10所 示，则6264的地址范围就变成84000H～85FFFH。
二、部分地址译码方式
在构成一个实际的存储器时，往往需要同时进行位扩 展和字扩展才能满足存储容量的需求。扩展时需要的芯片 数量可以这样计算：要构成一个容量为MN位的存储器， 若使用pk位的芯片（p<M,k<N），则构成这个存储器需 要(M/p）(N/k)个这样的存储器芯片。 例6-1 用Intel 2164构成容量为128KB的内存。 分析：由于2164是64K×1的芯片，所以首先要进行位扩 展。用8片2164组成64KB的内存模块，然后再用两组这样 的模块进行字扩展。所需的芯片数为（128/64）×（8/1） =16片。 连接示意图如图6.18所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A19A18 A17A16 A15 A14 A13 A12 0 0 0 0 0 0 0 0 0 0 0 0
第1片2K 第2片2K 第3片2K 第4片2K
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
Y0
0 0 0
00800 H
00FFFH 01000 H 017FFH 01800 H 01FFFH
A B C
Y0 Y1
I/O1~I/O8
138
＆
O1~O8
OE
…
Y5 Y6 Y7
G2a
G2b G1
IO/M
WR
G
1 1 1 1
G2A
1 1 RD A11 1 1 1 1
C B A
1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 FD000 H FDFFFH
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Y1
2K
RAM存储容量： RAM片内地址A0~A10对应容量211=2048所以其容量为2KB。 RAM地址范围：
A11=0时 F9000H~F97FFH
A11=1时 F9800H~F9FFFH
第5章 内存储器及其接口_习题课 例1 设有若干片256K×8位的SRAM芯片，问： (1) 采用字扩展方法构成1024KB的存储器需要多少片SRAM 芯片？ (2) 该存储器需要多少位地址线？片内地址线和片选地址线 各多少位？ (3) 画出该存储器与8088CPU连接的结构图。 解： (1) 该存储器需要1024K/256K = 4片SRAM芯片； (2) 220=1024K，需要20条地址线。 每片为一组，22=4，需2位片选地址，218=256K，需18位 片内地址。 (3) 该存储器与8088CPU连接的结构图如下。
A０～ A10 A０ ～ A11
2732
D０ ～ D7
CS OE
2732 2732
CS OE CS OE
6116
6116
6116
6116
CS OE WE CS OE WE CS OE WE CS OE WE
RD WE A12 A13 A14 A15 A16 A17 A18 IO/M A19 A B C Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
A19A18 A17A16 A15 A14 A13 A12
Y3 Y4 Y5
0 0 0 0
0 0 0 0
0 0 0 0
第1片4K
第2片4K
第3片4K
0 0 0 0 0
0 0 0 0 0
1
1
0
0
1
1
0
1
0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1
例5
解：
6116地址:
A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 03000 H 03FFFH 04000 H 04FFFH 05000 H 05FFFH 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0
0 0 0 0 0
0
0 0
0
0 0
1
1 1
0
1 1
1 1 1 1 1 1 1 1 1 1 1
0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
Y1
0 0
0 0
0 0
0 0
0 0
例5 使用6116、2732和74LS138译码器构成一存储器容量为12KB ROM （03000H~05FFFH） 8KB RAM （00000H~01FFFH）的存储系统。系统地址线 为20位，数据总线为8位。
A０ ～ A17
CS OE WE
A０ ～ A17
CS OE WE
A０ ～ A17
CS OE WE
256 ×8
256 ×8
256 ×8
256 ×8
D０ ～ D7
D０ ～ D7
D０ ～ D7
D０ ～ D7
138
G2a IO/M VCC G2b G1
第5章 内存储器及其接口_习题课 例2 现有一种存储芯片容量为512×4位，若要组成4KB的存储容 量，需要多少这样的存储芯片？每块芯片需多少寻址线？而4KB 存储系统最少需多少寻址线？ 字扩展 位扩展
地址范围为F9000H ~F9FFFH 为4KB
例5 使用6116、2732和74LS138译码器构成一存储器容量为12KB ROM （03000H~05FFFH） 8KB RAM （00000H~01FFFH）的存储系统。系统地址线 为20位，数据总线为8位。 解： 2732片内地址线:212=4K，地址线为A0~A11， 6116片内地址线:211=2K，地址 线为A0~A10，用同一138译码器片内地址应为A0~A11，所有高位作片选地址。 2732地址: 0000 第1片:03000H~03FFFH 第2片:04000H~04FFFH 第3片:05000H~05FFFH C B A
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Y5
4K
A０ ～ A10 D０ ～ D7
A０ ～ A10
CS
A11 A０ ～ A10
RAM
WE
OE
EPROM
CE
A12 A13 A14 A15 A16 A17 A18
A19 IO/M WR
解：
(1) 该存储器需要(4K÷0.5K)×(8 ÷ 4)= 8 × 2=16(片) (2) 29=512，每片需要9条地址线。（片内地址） (3) 212=4KB=4096，最少需要12条地址线。
例 有一2732EPROM芯片的译码电 路，如图习5-1所示，请计算该芯片的 地址范围及存储容量。 解：
A B C
Y0 Y1
I/O1~I/O8
138
＆
O1~O8
OE
…
Y5 Y6 Y7
G2a G2b G1
例4
解：
Y5
G
1 1 1 1
G2A
1 1 1 1 1 1
C B A
1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
例3 某一存储器系统如图习5-2所示，回答它们的存储容量各是多 少？RAM和EPROM存储器的地址分配范围各是多少？
RD A11 A０ ～ A10 D０ ～ D7 A０ ～ A10
CS OE
A11 A０ ～ A10
RAM
WE
EPROM
CE
A12 A13 A14 A15 A16 A17 A18
A19
Y6 Y7
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1
2K
4K
FF800 H FFFFFH
2K
址范围：FF000H~FFFFFH为4KB 存储容量：由于译码器的输出Y6Y7对应同一片选的同一物理内存 其地址是重叠的。或者说片内地址A0~A10对应容量211=2048所以其 容量为2KB。
138
G1 G2b G2a
A11
课后作业：
G2b G C B A
A15
A11 A12 A13 A14
A B C G1 G2a
Y0 Y1
138
2732
CS
＆
G2b
Y6
Y7
……
A19
…
＆
A19A18 A17A16 A15 A14 A13 A12
A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 FF000 H FF7FFH
FD000 H
FDFFFH
4K
EPROM存储容量： 片内地址A0~A11对应容量212=4096所以其容量为4KB。 EPROM地址范围： FD000H~FDFFFH为4KB
G
1 1 1 1 1 1
G2A
1 1 1 1
C B A
0 0 0 0 1 1 1 ? 0 1 ? 0 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 F9?00 H F9?FFH
A19A18 A17A16 A15 A14 A13 A12 A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Y1
2K
A０ ～ A10 D０ ～ D7
A０ ～ A10
CS
A11 A０ ～ A10
RAM
WE
OE
EPROM
CE
A12 A13 A14 A15 A16 A17 A18
A19 IO/M WR
A B C
Y0 Y1
I/O1~I/O8