多路抢答器的设计与实现
X11 与 RD 为 改 进 后 的 加 计 数 按 钮 . 这 里 由 于 F118指令不可拆分，但需要并入上位机控制的中 间继电器RE，则又引入了一个中间继电器R9用于 操作。X13与RF为复位按钮。
这里的SV0同时为主定时器的设定值寄存器， 计数器通过直接改变SV0从而控制抢答时间，并且 简化了一条MOV指令。
抢答器报警提示部分
TMY2为报警时间计时器，默认设置为1S。 任意选手抢答后会触发R10导通，从而控制 RB延时1S后断开，由输出端Y1实现报警提醒， 其中的T1为开始抢答提示的时间继电器的控 制端。
这里的中间继电器RA为超时关闭寄存器， 为保证抢答时间结束时断开抢答按钮，阻止 有人抢答。
LED显示及数码管译码部分
硬件设计及下位机程序编写
张雨晨
设计任务及动作功能
任务要求
扩展功能
• 用PLC和组态软件构建多路智力竞赛抢答器和监 控系统。
• 可同时供8名选手或8个代表队参加比赛，每个人 或代表队有一个抢答按钮。
• 主持人用一个按钮来控制系统的清零和抢答的开 始。
• 抢答器具有数据锁存和显示的功能。抢答开始后， 若有选手按动抢答按钮，编号立即锁存并显示选 手的编号，同时给出声音提示并禁止其他选手抢 答，直至主持人将系统清零。
返回
抢答时间设定及控制部分
抢答时间设定及控制部分的核心由一条F118 （UDC）指令组成。其是一个可逆计数器，与一 般计数器不同，可逆计数器有3个输入信号，分别 是加／减计数控制信号（F118指令第一行）、计 数触发信号（第二行）和复位触发信号（第三 行）。当加／减计数控制信号接通时，每一个计 数触发信号的上升沿进行加1计数；在没有当加／ 减计数控制信号时，默认进行减1计数。当复位触 发信号接通时，计数器被复位，计数器的当前值
• 抢答器具有定时抢答功能，每次抢答时间可由主 持人设定并由LED显示。
• 主持• 抢答时间内抢答计时器立即停止计时并显示选手 编号，同时发出声音提示。
• 若时间已到设定时间依旧无人抢答，则计时器显 示00并发出声音提示，同时封锁电路不再让选手 抢答。
硬件电路的设计
LED显示分为两部分，一部分是选手 个人抢答成功的指示灯，由Y2~Y9控制， 间接输出原因之前已给出，在此不做解 释。另一部分为LED七段数码管译码部分。 这里是下位机显示部分，故无上位机控 制。这里的R0由复位按钮控制。
在这里由于本实验所提供的PLC下位 机输出端并不够用，所以在下位机并为 做时间显示以及相应的PLC梯形图，但 我已经将需要显示的当前时间经过值准 备好，存放于内部数据寄存器EV0，上位 机可直接读取并用于显示输出。同时在 下位机加入一条数据转换指令与一条 BCD译码显示指令并分配好地址，在扩 展PLC输出端后即可实现设定时间显示 功能。
多路抢答器设计与实现
成员： 13020213 13020215 13020218
张雨晨 潘宇亮 张程伟
人员分工及任务规划
张雨晨
潘宇亮
主要负责硬件电路的设计与连接、 主要负责上下位机的配合与协同
PLC梯形图的编写与调适。
控制及天工组态界面美化。
张程伟
主要负责上位机天工组态程序的 编写与调试以及界面的基本设计。
主持人开始/复位 增加抢答时间 减少抢答时间 抢答时间复位 选手1~8抢答
输入
X10 X11 X12 X13 X0~X7
Y1 Y2~Y9
YA~Y0
输出 报警输出
选手抢答成功指示
七段数码管显示
PLC梯形图设计
1、主持人主控按钮部分 2、抢答时间设定及控制部分 3、选手抢答及自锁部分 4、抢答器报警提示部分
5、LED显示及数码管译码部分
主持人主控按钮部分
• 任务要求主持人由一个按钮控制整个系统的开始和复位。由于只有一个按钮，故需 要用到交替输出，这里通过利用ALT交替输出指令便可轻松实现。ALT指令原理很简单， 其含义就是输入的二分频电路，通过一个触发按钮控制。下图中X10为PLC下位机的硬件 电路触发按钮；RC为上位机控制时的中间继电器。两个部分功能相同，即按一下输出 一个上升沿信号，将R0置一、再按一下将R0置零，后续电路通过R0便可控制开始和复 位。
右图为相应的梯形图，其中R0为主持 人主控按钮，TMY1为抢答开始1S提醒定 时器；TMY0为抢答时间定时器其设定值 SV0可变，RA为抢答超时后阻止抢答中 间 继 电 器 。 X0~X7 为 选 手 抢 答 按 钮 ， R10~R17为上位机控制所需的之间继电 器。
这里的输出并没有直接给Y2~Y9 用 于选手抢答成功指示，而是通过中间继 电器间接输出。是由于本次实验所提供 的PLC下位机输出端不够使用，所以我 想通过两个不同的硬件电路实现，即将 选手成功抢答的指示灯控制端用于时间 显示译码输出，为方便后期改动输出与 增加高级指令，在此进行间接输出（由 于时间原因本次演示未给出）。
存储单元SV0变为0。计数器的复位触发信号断开 时，设定值存储单元中的K值传送给当前值存储单 元SV0，SV0变为初始设定值20。
在这里为了简化控制，通过一个中间继电器在 给出加／减计数控制信号时同时给出计数触发信 号，使得在加计数时仅用一个按钮便可控制加计 数功能。减计数则只给出计数触发信号，进行减 计数操作。
LED七段数码管译码比较简单，仅 需将需要的输出号码所要点亮的数码管
号段给出输出信号即可。Y2~Y9是之前 选手个人指示灯的输出信号，中间继电
器RA为超时无人抢答指示：在数码管上 显示E（Error首字母）。YA~Y0为对应 的七段数码管a~g段（本实验不需要小 数点故不作说明）。
这 里 的 R0 为 复 位 按 钮 控 制 ， Y2~Y9 自身带有自锁，所以数码管仅当主持人 复位按钮按下后熄灭。
选手抢答及自锁部分
选手抢答通过上升沿信号控制，为以防有选手在主持人开始按钮按下之前就将抢 答按钮按下，这样可以确保抢答的公平性。每个选手有一个抢答按钮，按下同时进 行自锁，使输出信号保持直到主持人进行系统复位。并且每个选手的按钮可以进行 互锁，以保证只有第一个按下抢答按钮的选手产生输出信号，后续选手即使按下抢 答按钮也无法抢答。
多路抢答器的设计与实现设计说明
多路抢答器的设计与实现[摘要] 本设计是以八路抢答为基本理念，考虑到因活动规则的改变，需设定不同时长的限时抢答、回答问题的功能。
利用STC89C52单片机及外围接口实现的抢答系统，以及单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够设定不同的抢答时间和答题时间，能够正确地进行倒计时，同时使数码管能够正确地显示时间以及选手编号。
用矩阵键盘进行活动前的时间设定工作，用开关作为选手抢答按钮输出，用蜂鸣器来发出违规报警和倒计时提醒。
同时本设计系统能够实现：在活动中，只有主持人按下开始抢答按钮后，选手的抢答才为有效，如果选手在开始抢答前抢答则为无效；抢答限定时间和回答问题的限定时间可在1-99s设定；可以显示是哪位选手有效抢答和无效抢答；正确按键后有声音提示；抢答时间和回答问题时间用数码管进行倒计时显示，满时后系统计时自动复位及主控强制复位；有按键锁定，在有效状态下，按键无效非法。
[关键词]STC89C52单片机 LED数码管抢答器计时Design and Implementation of the multi-channelResponderTian Pengfei(Grade 07,class 084, Shaanxi University of Technology，Hanzhong 72300x，Shaanxi)tutor: Hu bo[Abstract]The design is based on eight Responder as the basic concept, taking into account the changes in the activity rules need to set the time length limit Responder, answer questions function. The Responder system, STC89C52 microcontroller and peripheral interface implementation and timing microcontroller timer / counter and count the principle of software, hardware organically combined, making the system able to set a different answer in time and answer time, able to correctly to the countdown, digital tube able to correctly display the time and the player number. Matrix keyboard work activities before the time set switch as players answer in the button output, use the buzzer to issue the violation alarm and countdown to remind. The same time, the design system can be achieved: At the event, only moderators began to answer in the button is pressed, the players of the answer in order to effectively, if the players before the start Responder Responder invalidity; a limited time to answer in a limited time and answer questions 1-99s setting; can show which players answer in an effective and invalid answer in; the right button a voice prompt; answer in time and answer questions time countdown display with digital tube, the full system time is automatically reset and master compulsory reset; keys are locked in an effective state, the button is not illegal.[Key words] Single-chip LED digital tube Responder timing毕业设计（论文）原创性声明和使用授权说明原创性声明本人重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
多路抢答器设计报告
数电课程设计报告——多路抢答器的设计姓名班级学号指导老师1、引言在电视和学校中我们会经常看到一些抢答的节目，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性，比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。
为了使这种不公平不发生，只有靠电子产品的高准确性来保障抢答的公平性。
2、设计任务及系统功能简介基本功能（1）设计一个可容纳8组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
扩展功能（4）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
3、原理方框图如图3-1所示为抢答器的结构框图，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成检测数码管工作情况。
图3-1 抢答器结构框图4、实现的原理与电路抢答器总体方框图如图4-1所示为总体方框图。
其工作原理为：接通电源后，后台工作人员将检测开关S置“检测”状态，数码管在正常清除下，显示“”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。
选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。
如果再次抢答必须由主持人再次按动系统清除按键。
图4-1 总体方框图单元电路设计总电路设计如图4-2所示。
本抢答器使用优先编码器74LS148、锁存器 74LS279和译码显示器74LS48实现数显抢答的功能，与其他抢答器电路相比，有结构简单、成本低、制作方便的优点。
多路抢答器的设计与实现
扩展功能
• 抢答器具有定时抢答功能，每次抢答时间可由主 持人设定并由LED显示。 • 主持人按下开始抢答按钮计时器工作并给出声音 提示。 • 抢答时间内抢答计时器立即停止计时并显示选手 编号，同时发出声音提示。 • 若时间已到设定时间依旧无人抢答，则计时器显 示00并发出声音提示，同时封锁电路不再让选手 抢答。
硬件设计及下位机程序编写
张雨晨
设计任务及动作功能
任务要求
• 用PLC和组态软件构建多路智力竞赛抢答器和监 控系统。 • 可同时供8名选手或8个代表队参加比赛，每个人 或代表队有一个抢答按钮。 • 主持人用一个按钮来控制系统的清零和抢答的开 始。 • 抢答器具有数据锁存和显示的功能。抢答开始后， 若有选手按动抢答按钮，编号立即锁存并显示选 手的编号，同时给出声音提示并禁止其他选手抢 答，直至主持人将系统清零。
LED 七段数码管译码比较简单，仅 需将需要的输出号码所要点亮的数码管 号段给出输出信号即可。 Y2~Y9 是之前 选手个人指示灯的输出信号，中间继电 器RA为超时无人抢答指示：在数码管上 显示 E （ Error 首字母 ）。 YA~Y0 为对应 的七段数码管 a~g 段 （ 本实验不需要小 数点故不作说明）。 这里的 R0 为复位按钮控制， Y2~Y9 自身带有自锁，所以数码管仅当主持人 复位按钮按下后熄灭。
选手抢答及自锁部分
选手抢答通过上升沿信号控制，为以防有选手在主持人开始按钮按下之前就将抢 答按钮按下，这样可以确保抢答的公平性。每个选手有一个抢答按钮，按下同时进 行自锁，使输出信号保持直到主持人进行系统复位。并且每个选手的按钮可以进行 互锁，以保证只有第一个按下抢答按钮的选手产生输出信号，后续选手即使按下抢 答按钮也无法抢答。
右图为相应的梯形图，其中R0为主持 人主控按钮，TMY1为抢答开始1S提醒定 时器；TMY0为抢答时间定时器其设定值 SV0 可变， RA 为抢答超时后阻止抢答中 间 继 电 器 。 X0~X7 为 选 手 抢 答 按 钮 ， R10~R17 为上位机控制所需的之间继电 器。 这里的输出并没有直接给Y2~Y9 用 于选手抢答成功指示，而是通过中间继 电器间接输出。是由于本次实验所提供 的 PLC 下位机输出端不够使用，所以我 想通过两个不同的硬件电路实现，即将 选手成功抢答的指示灯控制端用于时间 显示译码输出，为方便后期改动输出与 增加高级指令，在此进行间接输出（由 于时间原因本次演示未给出）。
多路智力竞赛抢答器的设计
多路智力竞赛抢答器的设计多路智力竞赛抢答器是一个用于智力竞赛中的设备，用于记录和管理参赛者的抢答顺序和答题情况。
它可以在比赛中提供公平、公正和高效的抢答环境，确保比赛的公正性和准确性。
下面是一个多路智力竞赛抢答器的设计，包含以下几个方面的内容。
一、硬件设计：1.抢答器主控制模块：用于控制整个抢答器的工作流程，包括参赛者抢答按钮的触发、显示屏的刷新以及结果的显示。
2.抢答按钮模块：每个参赛者都有一个抢答按钮，用于在抢答时触发抢答信号，并将信号传递给主控制模块。
3.显示屏：用于显示当前抢答顺序、参赛者的编号和答题情况等信息。
4.信号接口模块：用于接收和发送抢答信号，确保信号的稳定传输和准确记录。
二、软件设计：1.参赛者管理：可以添加、修改和删除参赛者信息，包括编号、姓名和其他个人信息。
2.抢答顺序生成算法：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.抢答计时器：记录每个参赛者的抢答时间，以毫秒为单位，确保答题时间的准确性。
4.答题结果记录：记录每个参赛者的答题情况，包括答题是否正确、答题时间和得分等信息。
三、工作流程：1.参赛者注册：在比赛开始前，将参赛者的信息录入系统，并为每个参赛者分配一个唯一的编号。
2.抢答顺序生成：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.比赛开始：显示屏上显示第一个参赛者的编号，并开始计时。
4.抢答过程：参赛者可以按下抢答按钮进行抢答，主控制模块接收到抢答信号后，记录抢答时间，并显示下一个参赛者的编号。
5.答题过程：参赛者按照题目进行答题，系统记录答题情况，并根据答题结果给予相应的得分。
6.比赛结束：显示屏上显示比赛结果，包括参赛者的得分和排名等信息。
四、安全性设计：1.数据备份：系统应具备数据备份功能，确保比赛数据在意外情况下的安全性。
2.故障恢复：系统应具备故障恢复功能，如断电恢复、程序崩溃等情况下能够自动恢复并继续比赛。
多路智力竞赛抢答器的设计与制作
电子线路设计与制作(四/1)多路智力竞赛抢答器的设计与制作设计者：陈湘宝赵静一、设计要求1、题目:多路智力竞赛抢答器的设计与制作2、实验目的：能在设计与制作实验的过程中，结合所学理论知识，进行电子应用电路的设计、组装与调试，以此来学会测试中规模集成电路的逻辑功能。
做到：——能查阅手册，了解常用中规模集成电路的逻辑功能。
——会用中规模集成电路设计出一定功能的组合逻辑电路。
——能用中规模集成电路及其基本门电路制作出多路抢答器。
掌握使用数字电路集成芯片设计一个多路智力竞赛抢答器电路的方法和实践技能，为以后从事生产和科研工作打下坚实的基础。
3、设计内容及要求:（1）基本设计内容试用中小规模集成电路设计并制作一各多路智力抢答器，指标要求如下：1.8名选手编号为；1、2……8，各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1、2……8。
2.给主持人设置一个控制按钮，用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
3.抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，改选手编号立即锁存，并在编号显示器上显示该编号，同时扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4.振荡器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
（2）设计要求1．根据基本设计任务的要求，选择抢答器电路设计方案。
抢答器的一般构成框图如图1.1所示。
它主要由开关阵列电路、触发锁存电路、编码器、7段显示器几部分组成。
2．设计电路并计算所用元件的参数值，画出多路智力抢答器的原理电路图。
3．安装所设计的电路，按照多路智力抢答器的调试步骤，逐步进行调整与功能测试。
4．撰写实验报告图1 抢答器的组成框图二、系统框图及方案论证单片机把我们带入了智能化的电子领域，许多繁琐的系统若由单片机进行设计，便能收到电路更简单、功能更齐全的良好效果。
若把经典的电子系统当作一个僵死的电子系统，那么智能化的现代电子系统则是一个具有“生命”的电子系统。
抢答器的设计与制作（五篇范例）
抢答器的设计与制作（五篇范例）第一篇：抢答器的设计与制作抢答器的设计与制作抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和ＰＬＤ器件设计抢答器的方法。
1抢答器的基本组成及工作原理1.1抢答器的组成抢答器的一般构成框图如图1.1所示。
它主要由开关阵列电路、触发锁存电路、编码器、7段显示器几部分组成。
下面逐一给予介绍。
图1.1抢答器的组成框图（１）开关阵列电路该电路由多路开关所组成，每一竞赛者与一组开关相对应。
开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。
（２）触发锁存电路当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
（３）编码器编码器的作用是将某一开关信息转化为相应的8421BCD码，以提供数字显示电路所需要的编码输入。
（４）７段显示译码器译码驱动电路将编码器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
（５）数码显示器数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。
本设计提供的为LED数码管。
1.2抢答器的工作原理(1)开关阵列电路图1.2所示为８路开关阵列电路，从图上可以看出其结构非常简单。
电路中，Ｒ1～Ｒ8为上拉和限流电阻。
当任一开关按下时，相应的输出为低电平，否则为高电平。
图1.2开关阵列电路(2)触发锁存电路图1.3所示为８路触发锁存电路。
图中，74HC373为8D锁存器，一开始，当所有开关均未按下时，锁存器输出全为高电平，经８输入与非门和非门后的反馈信号仍为高电平，该信号作为锁存器使能端控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为低电平，则反馈信号变为低电平，锁存器刚刚接收到的开关被锁存，这时其它开关信息的输入将被封锁。
多路抢答器设计_EDA课程设计
目录目录 0一、方案设计与论证 (2)二、单元电路设计 (4)（一）抢答鉴别模块 (4)（二）计时模块 (7)（三）数据选择模块 (9)（四）报警模块 (11)（五）译码模块 (13)（六）分频模块 (14)（七）顶层文件 (16)（八）主电路连线图 (19)（九）将程序下载到芯片FLEX—EPF10LC84-4上，引脚图如下 (19)三、器件编程与下载 (20)四、性能测试与分析 (20)五、实验设备 (20)六、心得体会 (21)七、参考文献 (21)程序设计流程图一、方案设计与论证将该任务分成七个模块进行设计，分别为：抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块，最后是撰写顶层文件.1、抢答器鉴别模块：在这个模块中主要实现抢答过程中地抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者地台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余个绿抢答封锁地功能.其中有四个抢答信号s0、s1、s2、s3；抢答使能信号s；抢答状态显示信号states；抢答与警报时钟信号clk2；系统复位信号rst；警报信号tmp.2、抢答器计时模块：在这个模块中主要实现抢答过程中地计时功能，在有抢答开始后进行30秒地倒计时，并且在30秒倒计时后无人抢答显示超时并报警.其中有抢答时钟信号clk2；系统复位信号rst；抢答使能信号s；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位和个位信号tb，ta.3、数据选择模块：在这个模块中主要实现抢答过程中地数据输入功能，输入信号a[3..0]、b[3..0]、c[3..0]；计数输出信号s；数据输出信号y；计数脉冲clk2，实现a、b、c按脉冲轮流选通，在数码管上显示.4、报警模块：在这个模块中主要实现抢答过程中地报警功能，当主持人按下控制键，有限时间内人抢答或是计数到时蜂鸣器开始报警，有效电平输入信号i；状态输出信号q；计数脉冲clk2.5、译码模块：在这个模块中主要实现抢答过程中将BCD码转换成7段地功能.6、分频模块：在这个模块中主要实现抢答过程中实现输出双脉冲地功能.7、顶层文件：在这个模块中是对前七个模块地综合编写地顶层文件.抢答器地设计分析按照要求，我们可以将整个系统分为四个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块；译码显示模块.对于需显示地信息，需要增加或外接译码器，进行显示译码.考虑到实验开发平台提供地输出显示资源地限制，我们将组别显示和计时显示地译码器内设，而将各组地计分显示地译码器外接.整个系统地大致组成框图如图2.1所示.LED ALED BLED CLED D图 2.12 电子抢答器地结构原理2．1 电子抢答器地整体结构电子抢答器地整体结构如图1所示.它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块.二、单元电路设计（一）抢答鉴别模块1、VHDL源程序library ieee。
多路抢答器的设计与制作
多路抢答器的设计与制作多路抢答器是一种常见的电子设备，广泛应用于学校、培训机构、竞赛等场合。
其设计与制作涉及电子技术、程序设计等多个领域，具有一定的技术难度。
本文将从多路抢答器的原理、设计要点以及制作过程等方面进行详细探讨。
一、多路抢答器原理多路抢答器是通过电子设备实现对多个参与者进行快速抢答并记录得分的系统。
其原理主要包括信号输入与处理、得分记录以及显示等几个方面。
信号输入与处理是多路抢答器的核心部分。
常见的信号输入方式包括按键式和无线式两种。
按键式抢答器通过参与者按下相应按键来触发信号输入，而无线式则通过无线设备将参与者发出的信号传输到主控制单元。
得分记录是指在参与者快速抢答回答后，系统能够准确记录并显示其得分情况。
这需要在系统中设置相应的得分计算规则，并通过程序实现对参与者快速回答情况进行判断和计算。
显示部分主要包括显示屏幕和指示灯两种形式。
显示屏幕通常用于显示参与者的得分情况以及抢答的结果，而指示灯则用于指示参与者抢答的状态，如是否已经按下按键等。
二、多路抢答器设计要点设计多路抢答器需要考虑多个方面，包括系统稳定性、操作便捷性以及扩展性等。
系统稳定性是设计多路抢答器的首要要点。
在信号输入与处理部分，需要保证信号传输的稳定性和准确性。
对于按键式抢答器，按键需要具有良好的触发感和反馈感；对于无线式抢答器，无线传输设备需要具备稳定的信号传输能力。
操作便捷性是指多路抢答器在使用过程中操作简单、方便。
参与者能够快速准确地进行抢答回答，并能够清晰地看到自己和其他参与者的得分情况。
此外，系统还应提供一些辅助功能如倒计时提醒等，以提高整个系统的使用便捷性。
扩展性是指多路抢答器能够满足不同场合和不同规模比赛需求。
在设计上应考虑到系统模块化、可拓展性，以便根据实际需要进行扩展和改进。
例如，可以通过增加参与者数量、改变信号输入方式等方式来扩展系统的功能。
三、多路抢答器制作过程多路抢答器的制作过程可以分为硬件设计和软件编程两个阶段。
多路智力竞赛抢答器的设计
一、课程设计题目： 多路智力竞赛抢答器的设计二、设计目的:随着各种智力竞赛越来越多，在答题的过程中一般要分为必答和抢答两种。
必答有时间的限制，到时间要警告。
而抢答则要求参赛者做好充分的准备，等主持人说完题目，参赛者开始抢答，谁先按钮，就由这个参赛者答题，但是很难确认谁先按的，因此使用抢答器来完成这一功能是很有必要的。
本设计是一个可供八个人抢答的多路抢答器。
可以显示优先抢者的序号，并同时有音响提示。
并具有倒计时功能。
当锁定时间到了的时候会有音响提示。
当一次抢答完毕，可由主持人按复位键重新开始下一次抢答。
三、设计要求:掌握抢答器的工作原理及其设计方法。
1.基本功能（1）设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号和选手的编号相对应，分别是S 0-S 7。
（2）给节目主持人设计一个开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED 数码管行显示出选手的编号，同时扬声器给出音响提示。
此外，要封存输入电路，禁止其他选手抢答。
优先抢答选手的编号一致保持到主持人将系统清零为止。
2.扩展功能（1）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30S ）。
当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0.5S 左右。
（2）参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
（3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。
四、设计原理及其框图：数字抢答器工作原理为：接通电源后，主持人将开关置“开始”状态，抢答器工作，定时器倒计时。
数显多路抢答器设计报告
数显多路抢答器设计报告摘要：多路抢答器主要由优先编码器74LS147，锁存电路，反相电路，显示电路和控制电路组成，编码电路主要由优先编码器对抢答的组别进行编码，经过锁存电路锁存，反相器反相之后，送入译码驱动器4511，由数码管显示出抢答到的组别。
控制电路主要用来控制锁存与数码管的清零。
关键词：优先编码器锁存显示控制一系统设计1.1 设计要求1.1.1 任务根据给定的器件设计和制作一个多路数字显示抢答器。
1.1.2 要求（1）能够实现九路抢答；（2）实现对抢答成功者的数码显示；1.2 总体设计方案1.2.1设计思路给定的要求是能够实现九路抢答并对抢答成功者的编号实现数码显示。
根据要求可将设计分三大部分进行。
第一部分是编码及锁存电路，第二部分是显示，第三部分是控制。
系统框图如图1.2.1所示。
编码部分的核心元件是10线—4线优先编码器74LS147，由它实现对第一个抢答成功的组别进行编码，编码器的输出接锁存器的输入端，对编码信号锁存。
锁存器采用D锁存器，输出根据输入的变化而变化。
显示部分主要有反相器，译码器和显示电路组成。
由于译码器的输入是低电平有效，而编码器和锁存电路输出的是高电平，所以要经过反相器反相，将高电平转换成低电平，送入译码器4511，由译码器的输出送入数码管，显示出组别。
控制电路由抢答控制电路和清零控制电路组成。
抢答控制电路由抢答开关及相应的电阻组成，清零控制电路主要由一个四输入与非门组成，用来对数码管清零和锁存器的状态恢复。
1.2.2 方案论证(1)编码电路由于电路要求与实际的需要，电路要实现编码并且要有第一信号鉴别功能，根据此要求，编码电路要采用优先编码器。
优先编码器的产品很多，但电路要求实现九路抢答，所以要用10线-4线的优先编码器。
其中主要有TTL系列和CMOS 系列。
经过分析，发现TTL系列的74 LS147既能够适应抢答器的延迟时间要求，功耗又低，外部电路简单，且价格便宜，是较为理想的编码器的选择。