数字钟电气3班9组
数字电路eda课程设计多功能数字电子钟

数字电路EDA课程设计报告专业:电气工程及其自动化班级:3班姓名:何钰祥学号:0903********合指导老师:朱如琪,赵慧制作日期:2011/06/23多功能数字电子钟实验目的:这个设计过程让我们将以前所学过的知识加以巩固,同时将所学习到的新知识予以实践,综合新旧知识并运用这些只是到使用层面,把所有头脑中的知识形象化了。
通过设计制作,不仅仅是让我们学到知识更让我们掌握了电子电路设计中的经验和得到了难得的动会。
总之这次设计的目的是使我们掌握本专业的知识并运用到实际生活中去。
Maxplus 2是此次设计的主要工具软件。
多功能数字电子钟结构分为六大模块(秒,分,时,校时,时段,整点报时)。
要求对时,分,秒进行计时和显示。
具有手动校时功能。
具有整点报时功能,从59min50s起,每隔1s发出1次低音“嘟”,连续4次,59s时发出高音“哒”。
工作原理示意图:输入变量:时钟CPS,校分变量为SWH,SWM;输出变量:小时计时H【7..4】,H 【3..0】为8421BCD码输出,期时钟为CPH;分计时M【7..4】,M【3..0】为8421BCD 码输出,其时钟为CPM;秒计时S【7..4】,S【3..0】为8421BCD码输出,其时钟为CPS;报时FU和时段控制变量Z等。
1.秒,分计时功能电路模块逻辑电路原理简述:由两片74161和门电路组成;S【3..0】做个位计数,S【7..4】做十位计数;个位为(9)时,在时钟作用下个位计数器置零,十位做加1计数;当逻辑电路输出S为(59)时,在时钟作用下计数器同步置零;进位信号是低电平有效,而且与~CPS。
仿真波形分析仿真波形可知:S【3..0】做个位计数,S【7..4】做十位计数;逻辑电路输出为(59)时,在时钟作用下计数器同步置零;个位计数为(9)时,在时钟作用下个位计数器置零,十位做加1计数。
符合秒计时规律,逻辑电路设计正确。
2.小时计时功能电路逻辑电路原理简述:有两片74161和门电路组成;H【3..0】做个位计数,H【7..4】做十位计数;个位计数为(9)是看,在时钟作用下个位计数器置零,十位做加1计数;当逻辑电路输出H为(23)时,在时钟作用下计数器同步置零;进位信号是低电平有效,而且与~CPS。
趣味电路--数字电子钟

R2 3.3kO
C2 10nF
S2
U6A 74LS04D
R1 3.3kO
C1 10nF
S1
5V
5V
闹钟功能电路
例如,要求7时29分发出闹钟信号,并持续1分钟
分别接7时29分对应的 计数器输出为1的端口
74LS11 74LS08 74LS11
蜂鸣器
74LS11、74LS08可分别用74LS20、74LS00完成
U2 74LS90D
INA INB MR1 MR2 R91 R92
QA QB QC QD
U1 74LS90D
INA INB MR1 MR2 2 3 R91 R92 6 7
பைடு நூலகம்
14 1
CP
M60进位输出
CP
14 1
2 3
6 7
计数脉冲输入
由两片74LS90构成的BCD码模24计数器
CP
14 1 INA INB
十位输出
12 9 8 11
74LS90D
2 3 MR1 MR2 R91 R92 6 7
QA QB QC QD
U2
CP
14 1 INA INB 2 3 6 7 MR1 MR2 R91 R92 QA QB QC QD
个位输出
12 9 8 11
74LS90D
计数脉冲输入
U1
CK
数字钟译码和显示模块
7 1 2 6 DA DB DC DD
13 12 11 10 9 15 14
750Ω
总体接线框架
校时功能电路 接时个位输入脉冲 接分个位输入脉冲
U4A 74LS00D
U1A 74LS00D
U1B 74LS00D 校时脉冲
数字钟的设计方法及步骤

四川机电职业技术学院数字电子课程设计说明书题目:数字电子钟院系名称:电子电气工程系专业班级:09电气6班学生姓名:姚瑶学号:0907041114指导教师:刘惠兰、刘廷敏、徐贵仁教师职称:2010年12月15日摘要数字电子钟是采用数字电路实现对“时”、“分”、“秒”数字显示的设计装置。
由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度、稳定度远远超过了老式机械钟表。
在数字显示方面,目前还可以直接采用CMOS-LED 光电组合器件,构成模块式石英晶体数字钟。
为了帮助同学们了解数字钟的组成,运用已学过的数字电路基本知识,掌握设计简单数字系统的方法,本课题介绍数字钟的设计制作方法。
关键词:数字集成电路计数器七段数码显示校时电路1设计题目数字电子钟A 纸,页边距为2.5cm数字电子钟是采用数字电路实现对“时”、“分”、“秒”数字显示的设计装置。
由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度、稳定度远远超过了老式机械钟表。
在数字显示方面,目前还可以直接采用CMOS-LED 光电组合器件,构成模块式石英晶体数字钟。
为了帮助同学们了解数字钟的组成,运用已学过的数字电路基本知识,掌握设计简单数字系统的方法,本课题介绍数字钟的设计制作方法。
1.1数字钟的组成和工作原理一个简单的数字钟,主要由六部分组成。
整机电路方框图如图1-1所示。
图1-1数字钟整机方框图(宋体,5号)1.1.1石英晶体振荡器模块振荡器主要用来产生时间标准信号。
因为数字钟的精度,主要取决于时间标准信号的频率及其稳定度,所以要产生稳定的时标信号,一般是采用石英晶体多谐振荡器,从数字钟的精度考虑,晶振频率愈高,钏表的计时准确度就愈高。
但这会使振荡器的耗电量增大,分频器的级数也要增多。
所以在确定频率时应考虑两方面的因素,然后再选定石英晶体的型号。
图1-2晶体振荡器之一100kΩ1.1.2分频器模块因为振荡器产生的时标信号频率很高,要使它变成能用来计时的“秒”信号,需要一定级数的分频电路。
数字时钟各单元电路的设计方案及原理说明

数字时钟各单元电路的设计方案及原理说明数字时钟是现代生活中常见的时间显示工具,它通过使用数字来表示小时和分钟。
而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。
在本文中,我将为您介绍数字时钟各单元电路的设计方案及原理说明,希望能帮助您更深入地了解数字时钟的工作原理。
我们需要了解数字时钟的基本原理。
数字时钟使用了七段显示器来显示数字,每个数字由七个LED(Light Emitting Diode)组成,分别表示了该数字的不同线条。
为了控制七段显示器显示特定的数字,我们需要设计相应的驱动电路。
1. 数字时钟的驱动电路设计方案a. 时钟信号生成器:数字时钟需要一个稳定的时钟信号来驱动各个单元电路,通常使用晶振电路来生成精确的时钟信号。
b. 时分秒计数器:用于计数时间,并将计数结果转化为可以驱动七段显示器的信号。
时分秒计数器可以使用计数逻辑电路来实现,其中包括触发器和计数器芯片等。
c. 译码器:译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。
根据不同的数字,译码器会选通对应的七段LED。
2. 数字时钟的各单元电路原理说明a. 时钟信号生成器的原理:晶振电路通过将晶振与逻辑电路相连,通过振荡来生成稳定的时钟信号。
晶振的振荡频率决定了时钟的精确度,一般使用32.768kHz的晶振来实现。
b. 时分秒计数器的原理:时分秒计数器使用触发器和计数器芯片来实现,触发器可以保存二进制的计数值,并在时钟信号的作用下进行状态切换。
计数器芯片可以根据触发器的状态进行计数和重置操作。
c. 译码器的原理:译码器根据计数器输出的二进制数据选择对应的七段LED。
七段LED通过加电来显示数字的不同线条,然后通过译码器的工作,将二进制数据转换为驱动七段LED的信号。
通过以上的设计方案和原理说明,我们可以更好地理解数字时钟各单元电路的工作原理。
数字时钟通过时钟信号生成器来提供稳定的时钟信号,时分秒计数器记录并计算时间,译码器将计数结果转化为可以驱动七段显示器的信号。
数字电子钟逻辑电路设计

数字电子钟逻辑电路设计一、简述数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用;小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟;数字电子钟的电路组成方框图如图所示;图数字电子钟框图由图可见,数字电子钟由以下几部分组成:石英晶体振荡器和分频器组成的秒脉冲发生器;校时电路;六十进制秒、分计数器,二十四进制或十二进制计时计数器;秒、分、时的译码显示部分等;二、设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟,要求如下:1.由晶振电路产生1Hz标准秒信号;2.秒、分为00~59六十进制计数器;3. 时为00~23二十四进制计数器;4. 周显示从1~日为七进制计数器;5. 可手动校时:能分别进行秒、分、时、日的校时;只要将开关置于手动位置,可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正;6. 整点报时;整点报时电路要求在每个整点前呜叫五次低音500Hz,整点时再呜叫一次高音1000Hz;三、可选用器材1. 通用实验底板2. 直流稳压电源3. 集成电路:CD4060、74LS74、74LS161、74LS248及门电路4. 晶振:32768 Hz5. 电容:100μF/16V 、22pF 、3~22pF 之间6. 电阻:200Ω、10K Ω、22M Ω7. 电位器:Ω或Ω8. 数显:共阴显示器LC5011-119. 开关:单次按键10. 三极管:805011. 喇叭:1 W /4,8Ω四、设计方案提示根据设计任务和要求,对照数字电子钟的框图,可以分以下几部分进行模块化设计;1. 秒脉冲发生器脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲;如晶振为32768 Hz,通过15次二分频后可获得1Hz 的脉冲输出,电路图如图所示;74LS741Hz图 秒脉冲发生器2. 计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制,即显示00~59,它们的个位为十进制,十位为六进制;时为二十四进制计数器,显示为00~23,个位仍为十进制,而十位为三进制,但当十进位计到2,而个位计到4时清零,就为二十四进制了;周为七进制数,按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”,所以我们设计这个七进制计数器,应根据译码显示器的状态表来进行,如表所示;按表状态表不难设计出“日”计数器的电路日用数字8代替;所有计数器的译码显示均采用BCD—七段译码器,显示器采用共阴或共阳的显示器;表状态表3.校时电路在刚刚开机接通电源时,由于日、时、分、秒为任意值,所以,需要进行调整;置开关在手动位置,分别对时、分、秒、日进行单独计数,计数脉冲由单次脉冲或连续脉冲输入;4.整点报时电路当时计数器在每次计到整点前六秒时,需要报时,这可用译码电路来解决;即当分为59时,则秒在计数计到54时,输出一延时高电平去打开低音与门,使报时声按500Hz频率呜叫5声,直至秒计数器计到58时,结束这高电平脉冲;当秒计数到59时,则去驱动高音1KHz频率输出而鸣叫1声;五、参考电路数字电子钟逻辑电路参考图如图所示;图数字电子钟逻辑电路参考图六、参考电路简要说明1. 秒脉冲电路由晶振32768Hz经14分频器分频为2Hz,再经一次分频,即得1Hz标准秒脉冲,供时钟计数器用;2. 单次脉冲、连续脉冲这主要是供手动校时用;若开关K1打在单次端,要调整日、时、分、秒即可按单次脉冲进行校正;如K1在单次,K2在手动,则此时按动单次脉冲键,使周计数器从星期1到星期日计数;若开关K1处于连续端,则校正时,不需要按动单次脉冲,即可进行校正;单次、连续脉冲均由门电路构成;3. 秒、分、时、日计数器这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数,其中秒、分为六十进制,时为二十四进制;从图3中可以发现秒、分两组计数器完全相同;当计数到59时,再来一个脉冲变成00,然后再重新开始计数;图中利用“异步清零”反馈到/CR端,而实现个位十进制,十位六进制的功能;时计数器为二十四进制,当开始计数时,个位按十进制计数,当计到23时,这时再来一个脉冲,应该回到“零”;所以,这里必须使个位既能完成十进制计数,又能在高低位满足“23”这一数字后,时计数器清零,图中采用了十位的“2”和个位的“4”相与非后再清零;对于日计数器电路,它是由四个D触发器组成的也可以用JK触发器,其逻辑功能满足了表1,即当计数器计到6后,再来一个脉冲,用7的瞬态将Q4、Q3、Q2、Q1置数,即为“1000”,从而显示“日”8;4.译码、显示译码、显示很简单,采用共阴极LED数码管LC5011-11和译码器74LS248,当然也可用共阳数码管和译码器;5.整点报时当计数到整点的前6秒钟,此时应该准备报时;图3中,当分计到59分时,将分触发器QH置1,而等到秒计数到54秒时,将秒触发器QL置1,然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫,直至59秒时,产生一个复位信号,使QL清0,停止低音呜叫,同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫;当计到分、秒从59:59—00:00时,呜叫结束,完成整点报时;6.呜叫电路呜叫电路由高、低两种频率通过或门去驱动一个三极管,带动喇叭呜叫;1KHz和500Hz从晶振分频器近似获得;如图中CD4060分频器的输出端Q5和Q6;Q5输出频率为1024Hz,Q6输出频率为512Hz;。
数字电子技术认识实验——数字钟.ppt

74LS161计数器
L
74LS161计数器时序图
74LS161计数器功能表
计数
输入计 计数器输出 对应 输入计 计数器输出 对应
数脉冲 顺序
QD
QC
QB
QA
十进 制数
数脉冲 顺序
QD
QC
QB
QA
十进 制数
0 0000 0 8 1000 8 1 0001 1 9 1001 9 2 0 0 1 0 2 10 1 0 1 0 10 3 0 0 1 1 3 11 1 0 1 1 11 4 0 1 0 0 4 12 1 1 0 0 12 5 0 1 0 1 5 13 1 1 0 1 13 6 0 1 1 0 6 14 1 1 1 0 14
7 0 1 1 1 7 15 1 1 1 1 15
➢制计数器
74LS161接成10进 制计数器
74LS161接成6进制 计数器
与非门用74LS00
与非门74LS00引脚
书上第298页
六十进制计数器(显示秒或分)
24进制计数器(显示小时)
用74LS00
Qa Qb Qc Qd
Qa Qb Qc Qd
同步60进制(或24进制)计数器
将十进制和六进制连接起来,然后再分别将十进制的输出 (Q1d6V、CC15Qf c1、4 g Q13ba 、12 bQ1a1 c)10和d 9六e进制1的6VC输C15 f出14(gQ1d3 a、12Qb c1、1 c Q10 bd 、9 eQa )分
查功能是否正确。
手动检查无误后,再用实验箱上的CP方波作为 输入脉冲。
用示波器观察并记录计数器的CP端和QD、QC、 QB、QA端的波形,对计数器进行动态测试。
数字电子钟讲解
电子制作实训报告题目:数字电子钟班级:09电信姓名:苏欣欣指导教师:赵欣湖北轻工职业技术学院完成日期:2011年4月16日目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作12第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。
因此,研究数字钟及扩大其应用,有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售,价格便宜,使用方便,这里所制作的数字电子可以随意设置时,分的输出,是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
设计目的(1)加强对电子制作的认识,充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
(2)把理论知识与实践相结合,充分发挥个人与团队协作能力,并在实践中锻炼。
(3)提高利用已学知识分析和解决问题的能力。
(4)提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括:数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1.数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下,显示出清晰的数字符号。
2.计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3.校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误,时基电路的误差会累积;又因外部环境对电路的影响,设计产品会产生走时误差的现象。
纯数字电路数字时钟原理图(免费)
做成时钟,并不难,把十进改成6进就行了如下:1,震荡电路的电容用晶震,记时准确.2, 时:用2块计数器,十位的用1和2(记时脚)两个脚.分:用2块计数器,十位的用1,2,3,4,5,6,(记时脚)6个脚.秒:同分.评论:74系列的集成块不如40系列的,如:用CD4069产生震荡,CD4017记数,译码外加.电压5V.比74LS160 74LS112 74LS00好的.而且CD4069外围元件及少.如有需要我可以做给你.首先需要产生1hz的信号,一般采用CD4060对32768hz进行14分频得到2hz,然后再进行一次分频。
(关于此类内容请参考数字电路书中同步计数器一章)(原文件名:4060.JPG)一种分频电路:(原文件名:秒信号1.JPG)采用cd4518进行第二次分频另一种可以采用cd4040进行第二次分频第三种比较麻烦,是对1mhz进行的分频(原文件名:秒信号2.JPG)介绍一下cd4518:CD4518,该IC是一种同步加计数器,在一个封装中含有两个可互换二/十进制计数器,其功能引脚分别为1~7和9~{15}。
该计数器是单路系列脉冲输入(1脚或2脚;9脚或10脚),4路BCD码信号输出(3脚~6脚;{11}脚~{14}脚)。
此外还必须掌握其控制功能,否则无法工作。
手册中给有控制功能的真值(又称功能表),即集成块的使用条件,如表2所示。
从表2看出,CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端应接高电平“1”,若用时钟下降沿触发,信号由EN端输入,此时CP端应接低电平“0”,不仅如此,清零(又称复位)端Cr也应保持低电平“0”,只有满足了这些条件时,电路才会处于计数状态,若不满足则IC不工作。
计数时,其电路的输入输出状态如表3所示。
值得注意,因表3输出是二/十进制的BCD码,所以输入端的记数脉冲到第十个时,电路自动复位0000状态(参看连载五)。
另外,该CD4518无进位功能的引脚,但从表3看出,电路在第十个脉冲作用下,会自动复位,同时,第6脚或第{14}脚将输出下降沿的脉冲,利用该脉冲和EN端功能,就可作为计数的电路进位脉冲和进位功能端供多位数显用。
数电课程设计数字钟的设计
数电课程设计数字钟的设计数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
本科生课程设计题目课程专业班级学号姓名指导教师完成时间数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
目录1设计的目的及任务 (3)1.1课程设计的目的...............................................(3)1.2课程设计的任务与要求 (3)2电路设计总方案及原理框图 (3)2.1数字电子钟基本原理...........................................(3)2.2原理框图.. (4)3.单元电路设计及元件选择 (4)3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)3.5报时电路 (7)4电路仿真 (8)4.1Multii................................................... ......(8)4.2数字钟总电路图..................................................(8)4.3仿真电路测试结果 (9)5电路实验结果.............................................(10)6收获与体会. (10)参考文献 (11)数电课程设计。
多功能数字钟电路设计
课程设计课程名称电子技术课题名称多功能数字钟专业班级学号姓名指导教师2012年12月3日设计内容与设计要求一.设计内容:1、准确计时,以数字形式显示时、分、秒的时间;2、小时计时要求“24翻1”,分和秒的计时为60进制。
3、可手动较正:能进行时、分、秒的时间校正,只要将开关置于手动位置,可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。
4、整点报时:整点报时电路要求在每个整点前鸣叫5次低音(500HZ),整点时再鸣叫1次高音(1000HZ)。
5、闹铃功能。
二、设计要求:1、思路清晰,给出整体设计框图和总电路图;2、单元电路设计,给出具体设计思路和电路;3、写出设计报告;主要设计条件1.提供调试用实验室;2.提供调试用实验箱和电路所需元件及芯片;说明书格式1.课程设计封面;2.任务书;3.说明书目录;4.设计总体思路,基本原理和框图(总电路图);5.单元电路设计(各单元电路图);6.安装、调试步骤;7.故障分析与电路改进;8.总结与体会;9.附录(元器件清单);10.参考文献11、课程设计成绩评分表进度安排第14周星期一:课题内容介绍和查找资料;星期二:总体电路设计和分电路设计;星期三:电路仿真,修改方案星期四:确定设计方案,拟订调试方案,画出调试电路图,安装电路;星期五:安装、调试电路;第15周星期一~二: 安装、调试电路;星期三:验收电路;星期四~五:,写设计报告,打印相关图纸;星期五下午:带调试电路板及设计报告书进行答辩;整理实验室及其它事情。
一设计总体思路 (1)1.总体思路 (1)2.基本原理和框图 (2)3.总电路图 (3)二单元电路设计 (4)1.秒计数单元 (4)2.分计数单元 (5)3.时计数单元 (5)4.调时电路 (6)5.闹钟电路 (7)6.分频器 (9)7.整点报时模块 (10)三安装、调试步骤 (11)四故障分析与电路改进 (12)五总结和体会 (12)一设计总体思路1.总体思路数字钟由函数脉冲发生器、分频器、计数器、译码显示、报时等电路组成。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
华南农业大学电子线路设计数字电子钟的设计电气工程及其自动化班级:07电气3 组别:第九组摘要电子线路设计实习课程是工程学院倡导的实习学科,是面向工程学院学生的科技活动,目的在于推动高等学校促进信息与电子类学科课程体系和课程内容的改革,有助于高等学校实施素质教育,培养大学生的实践创新意识与基本能力、团队协作的人文精神和理论联系实际的学风;有助于学生工程实践素质的培养、提高学生针对实际问题进行电子设计制作的能力;有助于吸引、鼓励广大青年学生踊跃参加课外科技活动,为优秀人才的脱颖而出创造条件。
电子线路设计实习课程的特点是与电子相关专业的课程体系和课程内容改革密切结合,以推动其课程教学、教学改革和实验室建设工作。
其特色是与理论联系实际学风建设紧密结合,设计内容既有理论设计,又有实际制作,以全面检验和加强学生的理论基础和实践创新能力,以充分调动各方面的参与积极性。
电子线路课程设计是一门实践性很强的课程。
它将模拟电子线路、数字电子线路和高频电子线路等课程的理论与实践有机结合起来,加强学生实验基本技能的训练,培养学生实际动手能力、理论联系实践的能力。
运用新技术、新器件及EDA现代技术,提高学生工程设计能力与创新能力。
目录1 序言 (3)2 设计任务 (4)3 数字电子钟的设计内容 (4)3.1 电路原理图 (4)3.2 设计方案 (5)3.3 脉冲产生模块 (5)3.4 二、四分频模块 (5)3.5 计数模块 (6)3.6 报时模块 (7)3.7 校时模块 (8)3.8 显示模块 (9)3.9 整机图 (10)3.10元器件清单 (11)4 误差分析 (11)5 收获总结 (12)6 致谢 (13)7 附录 (14)1序言数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。
数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟;也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟;还可以利用单片机来实现电子钟等等。
这些方法都各有其特点,其中利用单片机实现的电子钟具有编程灵活,并便于功能的扩展。
数字钟主要由石英晶体振电路、数字计数器和数字处理显示单元组成的。
晶体振电路提供一系列频率固定的脉冲信号,送给计数器;计数器对石英晶体振电路送来的脉冲进行计数,并将计数结果送给数字处理显示单元进行处理和显示;数字处理显示单元则根据计数器的计数,将其转换成时间计量关系,同时控制液晶显示器显示出正确的日期和时间。
——这就是石英数字钟的基本原理。
数字钟已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、携带方便等优点,它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字钟集成电路芯片出售,价格便宜、使用也方便,但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分,因此进行数字钟的设计是必要的。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际,来培养我们的综合分析和设计电路的能力。
从有利于学习的角度考虑,这里主要介绍以中小规模集成电路设计数字钟的方法。
经过了数字电路设计这门课程的系统学习,特别经过了关于组合逻辑电路与时序逻辑电路部分的学习,我们已经具备了设计小规模集成电路的能力,借由本次设计的机会,充分将所学的知识运用到实际中去。
2设计任务设计任务:设计制作一个数字电子钟时间计数电路采用24进制,从00开始到23后再回到00;各用2位数码管显示时、分、秒;具有手动校时、校分功能,可分别对时、分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次。
为了保证计时的稳定及准时,须由晶体振荡器提供时间基准信号;数字钟由振荡器、计数器、译码器和显示器电路所组成;振荡器产生的时钟信号经过分频器形成1秒信号,秒信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来。
3数字电子钟的设计内容3.1电路原理图:图3-1电路原理图3.2设计方案3.3脉冲产生模块:主要选用器件:晶体振荡器、CD4060图3-2脉冲产生模块原理:石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。
分频器电路将32768Hz的高频方波信号经16384次分频后得到2Hz的方波信号供秒计数器进行计数。
3.4二、四分频模块主要元件:CD4013图3-3二、四分频模块原理:将输入信号作周期减半,或周期变为原来四分之一。
用于和脉冲产生模块共同作用产生1Hz,即1秒。
还有作整点蜂鸣器响时的频率时间控制。
3.5计数模块主要选用器件:74LS90图3-4 60进制模块图3-5 24进制模块原理:有了时间标准“秒”信号后,就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期,分别组成两个六十进制、一个二十四进制(时)的计数器。
将这些计数器适当连接,就可以构成秒、分、时的计数,实现计时功能。
由分计数器送来的进位脉冲送入时个位计数器,电路在分进位脉冲的作用下按二进制自然序依次递增1,当计数到24,这时小时个位输出0100(也就是4),小时十位输出0010,小时十位计数器只有QC端有输出,小时个位计数器只有QB端有输出,将QC、QB端接一个二输入与非门,与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端,输出接小时个位计数器的清零端,其每10小时清零并向小时十位计数器送进位脉冲,当十位输出为二,小时个位输出为四时,将整个电路清零。
3.6报时模块主要选用器件:喇叭、三极管图3-6报时模块原理:数字钟整点报时是最基本的功能之一。
现在设计的电路要求在离整点差10秒时,每2秒钟鸣叫一次,停一次,共鸣5次。
当计时到59分时,与非门(59分)接通,同时校分与非门接通,经RS触发器,保持此状态,因此扬声器不发生。
当计时到59分50秒时,与非门(50秒)经RS触发器使其置零,信号送到扬声器,使扬声器发声,鸣叫5声后,报时完毕。
整点报时电路主要由控制门电路和音响电路两部分组成。
控制门电路部分由与非门组成,分别表示“分十位”“分个位”“秒十位”和“秒个位”的状态,与计数器的四个触发器A、B、C、D相连。
音响电路采用射极输出器,推动8Ω的喇叭,集电极串接51Ω限流电阻,三极管选用高频小功率管即可。
3.7校时电路图主要选用器件:74LS00图3-7单脉冲分频模块原理:当交替开关时,与非门输出一个低电平和一个高电平。
“计数器进位信号”通过“校时CP端”送至“计数器的CP端”,使“计数器”在“秒”信号的控制下“快速”计数。
利用74ls00芯片的两个与非门组成锁存器,连接开关,用于调节时,和分的数字。
3.8 译码、显示模块主要选用器件:驱动器Cd4511,2位共阴数码管图3-8 译码、显示模块原理:电路由译码器集成电路CD4511、共阴极LED数码管组成。
计数器74ls90输出的为四位二进制数,经译码电路译码输出端控制LED管显示十进制数0~9。
‘24小时为1天的计数规律计数时,就应将其状态显示成清晰的数字符号。
这就需要将计数器的状态进行译码并将其显示出来。
我们选用的计数器全部是二-十进制集成片,“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。
每组(四个).输出的计数状态都按 BCD代码以高低电平来表现。
因此,需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。
3.9整机图图3-9整机图3.10所用元件清单表1元件清单4实验数据和误差分析可调电容和所用电阻数值不能完全精确,还有线路存在电阻,都会影响到最终结果频率。
随着时间的增长,电路显示时间与准确时间存在误差。
在起初的校时设计中,存在着一个问题,就是校时会出现跳跃,经分析,应该是开关在切换的过程中,存在着尖端脉冲,使得计时器连得几个下降沿,改进方法就是开关换成或门各接各的单脉冲部分。
5课程设计的收获、体会和建议在此次设计中,发现了很多日后要注意的地方和错误,例如:在连接二进制、十进制、二十四进制的进位及八进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。
在设计电路中,往往是先仿真后连接实物图,但是,仿真成功,出来的成品未必就能成功,往往仿真的环境是在理想情况下进行的,而实际上,存在着许多影响因素,就如这次在实验中遇到了校时部分会出现跳跃的情况,而原因就是开关在切换的过程中存在着尖端脉冲。
在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。
因此仿真图和电路连接图还是有一定区别的。
对该设计的建议:此次的数字钟设计重在于仿真和接线,培养我们的动脑能力和动手能力。
总的来说,通过这次的设计实验更进一步地增强了实验的动手能力。
由于本小组设计水平有限,电路的设计还是存在着一定的问题,比如电路的抗振能力。
偶然发现各组的数码显示管容易出现问题以下是数码显示管亮度问题的探讨有二个大的因素影响到亮度一致性。
一是使用原材料芯片的选取,一是使用数码管时采取的控制方式。
1、原材料--芯片的VF和亮度和波长是一个正态分布,即使筛选过芯片,VF和亮度和波长已在一个很小的范围了,生产出来的产品还是在一个范围内,结果就是亮度不一致。
2、要保证数码管亮度一样,在控制方式选取上也有差别最好的办法是恒流控制,流过每一个发光二极管的电流都是相同的,这样发光二极管看起来亮度就是一样的了。
如恒压控制,则导致VF不相同的发光二极管分到的电流不相同,所以亮度也不同。
当然以上二个条件是相辅相成的。
6致谢在这次电子线路设计实习中,很感谢指导老师的指导,以及数电授课老师彭孝东的理论指导,在我们的实践中打好正确的理论基础!还感谢各个同学的共同努力,分享问题,分享经验,令设计变得更有趣。
参考文献:康华光《电子技术基础》(数字部分)高等教育出版社2006康华光《电子技术基础》(模拟部分)高等教育出版社20067.附录表2各主要元件引脚图和功能表表3 七段译码、显示功能表图7-4 七段共阴极显示器b cdf ea g表4 74LS90功能表。