简易数字频率计设计 完整版
简易数字频率计设计报告
简易数字频率计设计报告目录一.设计任务和要求 (2)二.设计的方案的选择与论证 (2)三.电路设计计算与分析 (4)四.总结与心得..................................... 错误！未定义书签。
2五.附录........................................... 错误！未定义书签。
3六.参考文献....................................... 错误！未定义书签。
8一、 设计任务与要求1.1位数：计4位十进制数。
1.2.量程第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S.第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS.第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS.1.3 显示方式（1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。
（2）小数点的位置随量程的变更而自动移动（3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调1.4具有自检功能。
1.5被测信号为方=方波信号二、设计方案的选择与论证2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图 2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路闸门产生整体方框图及原理频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
简易数字频率计的设计
简 易数 字频率计的设计
文／ 廖颖民
— —
一
—
—
‘ ———来自———
—
—
—
时钟 的上升沿触 发工作脉 冲信号。７ ４ Ｌ Ｓ １ ２ ３可 完成该部分功能，其脉冲宽度由电路的时间常 成计数器要求的脉冲信号。设计 中采用 的是 由 数决定 ，但为保证系统正常工作，单稳电路产 ５ ５ ５定时器构成 的施 密特触 发器对波形进 行整 生的脉冲宽度不能大于该量程分频器输出信号 形。其工作原理为：当输 入信号电压逐 步升高 的周 期 。 时 ，＞施 密特上 的 ． 内部触发器 发生翻转 ；当 ２ ． ５计 数 器 电路 逐步下 降到 ＜ ，电路会再次发生翻转 。施 密特 触发器不仅可将缓变的输入信号转换为边沿陡 计 数器 对经 整形 （ 分 频 ） 后 的 待 测 信 号 峭的矩形波 ，同时在输入信号的上升过程中， 进行脉冲计数 ， 计数完毕后送入锁存译码 电路 ， 【 关键词 】数字 频率计 时基 电路 闸 门电路 输 出状态转换时对应的输入 电平，与输 入信号 并在 显示器上显示 。电路采用 ４位十进制计数 逻 辑 控 制 电路 计 数 器 电路 锁存 译 码 电路 下降过程中输 出状态转换时对应的输入电平数 器 级 联 而 成 ，十 进 制 计 数 器 使 用 ７ ４ Ｌ Ｓ ９ ０ ，其 值是不 同的 ， 亦即存在 所谓的“ 回差 ” 。 利用“ 回 中计数器的清零 由清零脉冲加手动复位开关实 差”可以排 除干扰 的影响 ，得到正确的波 形。 现。 数字 频率 计是用 来测 量频 率 与周期 ，并 ２ ． ２时基 电路 ２ 进行计数、测时的重要仪器，在使用上较示波 ６锁存译 码 电路 器经 济、便 利，现 已在 许 多领域 得到 广泛 应 时基 电路用 来产 生一个 标准 的时 间信号 锁存 译码 电路 由锁 存器 和译码 器构 成， 用。在产品的研发、实验、生产过程中，许多 以控 制计数器 的计数标准 时间。它可 由定时器 本 设计 采用 Ｃ Ｄ４ ５ １ ｌ来 实现 。Ｃ Ｄ ４ ５ １ １具有锁 情况下并不需要购置贵重的专用测频计数器， ５ ５ ５构 成 的 多 谐 振 荡 器 、 晶 体 振 荡 器 等 产 生 。 存 、译码和和驱动功能，可直接驱动数码管。 而可灵活采用 自行设计的测频计数电路，这不 由于时钟信 号是控制 计数 器计数 的标准时 间信 若计数器输 出直接接译码显示，则在闸门信号 仅方便工作 需要 、还可 降低成本 。本文论述采 号 ， 其 精度 在 很 大程 度上 决 定 了频 率 计 的测 量 为高 电平期 间、频率 的显示将会随着计数值的 用小规模集成块设计数字频率计的方法及相应 精度 。因而要求方波的宽度准确 且稳定。由定 增加而不断变化 。为 防止该现象产生，须在计 电路 ，对于 电子产 品开发 、测试人员具有参考 时器 ５ ５ ５构成的多谐振荡器精度 不高且难 以调 数和 显示之 间加入锁存 。只有当计数器停止计 及应用价值 。 节 ，故本设计采用晶体振荡器经分频获得。设 数后 （ 闸门信 号由高电平变低 电平后 ），才将 计 中时钟 电路采 用 ３ ２ ． ７ ６ ８ ｋ Ｈ ｚ石 英 晶体和 １ ４ 计 数值锁存 并输 出译码显示 ，锁存信号 由逻辑 １数字频率计测频的基本原理 级 分频 器 Ｃ Ｄ４ ０ ６ ０构 成 晶 体 振 荡 器 。ＣＤ ４ ０ ６ ０ 控制电路提供。因 Ｃ Ｄ４ ５ １ １为上升沿锁存 ，低 频 率 的定义 就是周 期性信 号在 单位 时间 内含有 １ ４级 的二进 制串行计数 器，可进 行分 电平导通、高 电平保持 ，因而 Ｃ Ｄ４ ５ １ ｌ 的锁存 （ １ ｓ ）内变化 的次数。若在一定 时间间隔 ｔ 内 频 ，３ ２ ． ７ ６ ８ ｋ Ｈｚ 谐 振 频率 经 内部 １ ４级计 数 器 端⑤ 脚接锁存信 号的非端 ， 即７ ４ Ｌ Ｓ １ ２ ３的④脚 。 测 得这个周期性 信号重复变化的次数 为 ｎ ，则 １ ６ ３ ８ ４分 频 后在 ＣＤ ４ ０ ６ ０输 出端 可 输 出 ２ Ｈｚ 这样在跳变的瞬问，锁存器导通，计数 器的数 其 频率可表示为：ｆ － ｎ ／ ｔ 。本数字频率计 的工作 脉 冲 信 号 ， 产 生 脉 冲 宽 度 为 １ ｓ的 方 波 ｆ ＝ ｌ ／ 值输入锁存器锁存 、并对计数器清零。为防止 原理为：被测信号经放大整形电路转 换成计数 Ｔ ＝ Ｉ ／ （ Ｉ ＋Ｉ ） ＝ Ｏ ． ５ Ｈｚ 。所 以 ２ Ｈ ｚ的 信 号 经 两 级 Ｄ 显示时出现 闪烁现象，锁存信号的周期必须大 器 所要求 的脉冲信 号， 其频率与被测信号相 同。 触 发器构 成的 四分频可获得 高 电平 为 １ ｓ的脉 于人眼的视觉滞留时间。 时基 电路提供标准 时间信 号 Ｔ，其 高电平持续 冲 信号 。Ｄ触发器 可 由 ７ ４ Ｌ Ｓ ７ ４构成 。要注意 时间 ＝１ ｓ ，当 １ ｓ 信 号到来时 ，闸 门开通 ，被测 在 电路中 Ｃ Ｄ ４ ０ ６ ０的清零端必须接地 ，否则计 ３ 设 计 总 结 脉冲信号通过闸门，计数器开始计数 。直到 １ ｓ 数器清零 、同时振荡器停振。 本 简 易数字 频率计 由 多个子 电路 组成， 信 号 结 束 时 闸 门关 闭、 停 止 计 数 ，同 时 保 持 原 ２ ． ３ 闸 门 电路 为保证 电路达到设计的精准度， 电路制作过程 有 的状 态 不 变 。 若 在 闸 门 时 间 １ ｓ内 计 数 器 记 中要注意对元器件兼容性 的检查 ，电路制作完 得 的脉冲 个数为 Ｎ，则被测 信号频率 ＝ ＮＨｚ 。 闸 门电路用 来控 制计 数时 间， 由一个与 成后还应使用示波器等仪器对其进行必要的检 逻辑控制电路的作用有 二： 非门构成。与非门的一端 由时基 电路提供 的秒 查 调 试 。 （ １ ）产生锁 存脉冲 ，使 显示器上 的数 字 脉冲输入，另一端由待测 信号整 形后输 入。电
简易频率计课程设计
简易频率计课程设计一、课程目标知识目标：1. 学生能理解频率的基本概念，掌握频率的计算公式。
2. 学生能了解简易频率计的原理，明白其工作过程。
3. 学生掌握如何使用简易频率计进行实验，并能正确读取实验数据。
技能目标：1. 学生能够运用所学知识，动手搭建简易频率计，提高动手实践能力。
2. 学生能够运用计算器或编程软件进行频率的计算，提高数据处理能力。
3. 学生能够通过实验，观察现象，分析问题，培养科学探究能力。
情感态度价值观目标：1. 学生对物理学科产生兴趣，认识到物理知识在实际生活中的应用。
2. 学生养成合作学习的习惯，学会与他人分享实验成果，培养团队精神。
3. 学生通过实验，培养严谨的科学态度和探究精神，树立正确的价值观。
课程性质：本课程为物理学科实验课程，旨在通过实践操作，让学生深入了解频率相关知识。
学生特点：学生为八年级学生，已具备一定的物理知识基础，动手实践能力较强，对新鲜事物充满好奇心。
教学要求：结合学生特点，注重理论与实践相结合，以学生为主体，鼓励学生积极参与实验，培养学生的实践能力和科学素养。
通过本课程的学习，使学生能够将所学知识应用于实际生活中，提高解决问题的能力。
二、教学内容1. 理论知识：- 频率的基本概念：频率的定义、单位、与周期的关系。
- 频率计算公式：频率=1/周期。
- 简易频率计的原理：利用电子元件（如555定时器）产生稳定的方波信号，通过计数器进行计数，计算频率。
2. 实践操作：- 搭建简易频率计电路：学生分组进行实验，根据电路图搭建简易频率计。
- 实验操作步骤：调整信号发生器产生不同频率的信号，使用简易频率计进行测量，记录数据。
3. 教学大纲：- 第一课时：讲解频率的基本概念，让学生了解频率的定义和单位，学会计算频率。
- 第二课时：介绍简易频率计的原理，引导学生学习电路图，了解各元件的作用。
- 第三课时：分组实验，学生动手搭建简易频率计，进行频率测量，记录实验数据。
数字频率计设计报告
数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。
设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。
二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。
三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。
滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。
2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。
计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。
3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。
数据存储单元一般采用EEPROM或者Flash 存储器。
4. 人机交互单元：人机交互单元包括显示屏和按键。
用户通过按键设置参数和查看测量结果。
显示屏用于显示测量结果和设置参数。
四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。
简易数字频率计(数字电路课程设计)
数字电路课程设计报告1)设计题目简易数字频率计2)设计任务和要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1)测量范围：1H Z—9.999K H Z，闸门时间1s；10 H Z—99.99K H Z，闸门时间0.1s；100 H Z—999.9K H Z，闸门时间10ms；1 K H Z—9999K H Z，闸门时间1ms；2)显示方式：四位十进制数3)当被测信号的频率超出测量范围时,报警.3)原理电路和程序设计：（1）整体电路数显式频率计电路（2）单元电路设计；（a）时基电路信号号(b)放大逻辑电路信号通信号(c)计数、译码、驱动电路号（3）说明电路工作原理;四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（在图中是由四个74LS48、四个74LS194、四个74LS90组成）及数码管组成。
两个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。
当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。
当输入第十个脉冲，就通过CO输入下一个CD40110的CP+，所以此四位计数器范围为1—9999。
其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。
时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。
计数公式：]3)2243[(443.1CRRRf++=来确定。
与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
简易数字频率计课程设计报告
一、课题名称与技术要求<1>名称：简易数字频率计<2>主要技术指标和要求：1. 被测信号的频率X围100HZ～100KH2. 输入信号为正弦信号或方波信号3. 四位数码管显示所测频率，并用发光二极管表示单位4. 具有超量程报警功能二、摘要以门电路，触发器和计数器为核心，由信号输入、放大整形、闸门电路、计数、数据处理和数据显示等功能模块组成。
放大整型电路：对被测信号进行预处理；闸门电路：由与门电路通过控制开门关门，攫取单位时间内进入计数器的脉冲个数；时基信号：周期性产生一秒高电平信号；计数器译码电路：计数译码集成在一块芯片上，计单位时间内脉冲个数，把十进制计数器计数结果译成BCD码；显示：把BCD码译码在数码管显示出来。
关键字：比较器，闸门电路，计数器，锁存器，逻辑控制电路三、方案论证与选择<1>频率测量原理与方法对周期信号的测量方法，常用的有下述几种方法。
1、测频法（M法）对频率为f的周期信号，测频法的实现方法，是用以标准闸门信号对被测信号的重复周期数进行计数，当计数结果为N时，其频率为：f1=N1/TG。
TG为标准闸门宽度，N1是计数器计出的脉冲个数，设在TG期间，计数器的精确计数值为N，根据计数器的技术特性可知，N1的绝对误差是△N1=N ±1,N1的相对误差为&N1=（N1-N）/N=（N±1-N）/N=±1/N,由N1的相对误差可知，N（或N1）的数值愈大，相对误差愈小，成反比关系。
因此，在f已确定的条件下，为减小N1的相对误差，可通过增大TG的方法来降低测量误差。
但是，增大TG会使频率测量的响应时间长。
当TG为确定值时(通常取TG=1s)，则有f=N，固有f1的相对误差：&f1=(f1-f)/f=(f±1-f)/f=±1/f由上式可知，f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
河南科技大学课程设计说明书课程名称现代电子系统设计题目简易数字频率计设计学院＿＿电信学院＿＿＿＿＿班级＿＿＿＿＿＿＿学生姓名____________________指导教师＿＿＿＿＿＿＿＿＿日期＿＿2010-01-10＿＿＿＿＿＿课程设计任务书（指导教师填写）课程设计名称现代电子系统课程设计学生姓名刘轮辉专业班级电信科071 设计题目简易数字频率计设计一、课程设计目的掌握高速AD的使用方法；掌握频率计的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。
二、设计内容、技术条件和要求设计一个具有如下功能的简易频率计。
（1）基本要求：a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。
b．测量结果直接用十进制数值显示。
c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。
d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。
e．当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。
（2）发挥部分a．修改设计，实现自动切换量程。
b．构思方案，使整形时，以实现扩宽被测信号的幅值范围。
三、时间进度安排布置课题和讲解：1天查阅资料、设计：4天实验：3天撰写报告：2天四、主要参考文献何小艇《电子系统设计》浙江大学出版社2008.1潘松黄继业《EDA技术实用教程》科学出版社2006.10指导教师签字：2009年12月14日目录一、摘要 (4)二、系统方案论证 (4)2.1频率测量方案 (5)三、数字频率频率计的基本原理 (6)四、各个模块设计 (7)4、1 A/D模数转换模块 (8)4、2 比较模块 (9)4、3 频率和占空比测量模块 (10)五、各个模块仿真波形 (12)六、心得体会 (14)七、参考文献 (15)附录一 (16)附录二 (22)一.摘要频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，频率测量在科技研究和实际应用中的作用日益重要。
设计所要达到的效果，同时此设计具有抗干扰性强、易于传输 ,较高的测量精度等特点。
数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计,测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量,测量采用了多周期同步测量法，它避免了直接测量法对精度的不足，同时消除了直接与间接相结合方法，需对被测信号的频率与中介频率的关系进行判断带来的不便，能实现较高的等精度频率和周期的测量。
关键词：频率计、仪器、频率、精度、脉冲个数二.系统方案论证由于本课程设计是基于特定的硬件平台，在GW48-SOPC实验开发系统上进行实现对被测信号通过AD进行转换，把转换的结果和给定的阈值进行比较，产生相应的脉冲信号。
得到脉冲信号之后，先进行频率测量，给定1S的基准信号，在1S信号内对脉冲信号进行计数，计数的方式采用BCD码，然后把计数结果直接送数码管显示，对应的就是十进制的数值。
为了实现占空比精度的要求，在适当的范围内竟可能提高基准信号的频率。
通过一个led灯来表示相应的单位。
然后对脉冲信号进行占空比测量，给定一个高频的基准信号，在脉冲信号的高电平期间对脉冲信号进行计数，把计数结果进行相应的运算，运算结果直接送数码管显示，对应的也是十进制显示。
对于报警信号，我设计的方案是接数码管显示，频率超过3khz时就会发出警告，数码管指示灯全部变为0。
下面是简单的系统原理框图：系统原理框图2.1频率的测量对于频率的测量没有现成的硬件模块，因此对于频率的测量需要我们用VHDL 语言进行实现。
对于频率的测量主要考虑有两种实现方案。
方案一：直接测频法测频法就是在确定的闸门时间Tw 内，记录被测信号的变化周期数（或脉冲个数）Nx ，则被测信号的频率为：fx=Nx/Tw 。
TWNX闸门信号被测信号测量的过程如图所示，在TW 时间内通过计数器记录被测信号脉冲的个数，然后把记录结果锁存，经过运算后，送数码管显示，即为所测频率。
， 方案二： 测周期法测周期法需要有标准信号的频率fs ，这个标准信号应该取一个频率适中的高频信号，在待测信号的一个周期Tx 内，记录标准频率的周期数Ns ，则被测信号的频率为：fx=fs/Ns 。
被测信号标准信号TXNS测量测周期法的过程如上图所示，在待测信号的一个周期Tx 内，记录标准信号周期的个数，然后把记录结果锁存，经过运算后，送数码管显示，即为所测频率。
，比较一二两种方案：这两种测频率的原理基本一样，都是通过在给定的时间内记录脉冲的个数，经过一定的运算处理，得出结果显示出来。
并且这两种方案的计数值都会产生误差，都与计数器中记录的数值Nx 或Ns 有关。
但是考虑到用VHDL 语言编写乘除的算法比较困难，并且经过乘除运算后所得结果的误差较大，因此选用方案一。
方案一得好处是闸门信号直接可以选择1S 的时钟信号，在这1S 时间内记录的被测信号脉冲的个数，正好就是被测信号的频率，不再需要进行运算处理。
不但减少编程的难度，而且也减小了实验的误差。
因为侧周期法的标准信号是一个高频信号，在不同的被测信号的脉冲下所造成的误差有很大的不同。
而在1S 闸门信号下，记录的脉冲个数，对于所有被测信号的产生的误差基本是一样。
考虑到以上的各因素，我认为方案一是比较理想的选择。
三.数字频率频率计的基本原理（1） 数字频率计的主要功能是测量周期信号的频率。
频率是单位时间（ 1S ）内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的基本原理。
（2）从频率计的基本原理出发，根据基本要求可以得到如图3的系统框图：图3 数字频率计原理框图四. 各个模块设计本系统除了特定硬件资源外，还需通过软件实现四个模块的设计，分别是：（1）数模转换模块：A/D数模转换，为把数字信号转换为信息基本相同的模拟信号而设计的处理过程。
将信号发生器传过来的模拟信号转化成数字信号。
(2)比较器模块：输出量数值与规定的参比值相比较，以产生一个差值信号(误差信号)的器件。
(3)频率和占空比测量模块：在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。
主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。
在一串理想的脉冲序列中（如方波），正脉冲的持续时间与脉冲总周期的比值。
4、1 A/D数模转换控制模块通过编程实现对ADC0809的控制，具体的程序见附录，其控制模块见下图：AD0809的工作过程是：输入3位地址，并使ALE=1，将地址存入地址锁存器中。
此地址经译码选通8路模拟输入之一到比较器。
START上升沿将逐次逼近寄存器复位。
下降沿启动A／D转换，之后EOC输出信号变低，指示转换正在进行。
直到A／D转换完成，EOC变为高电平，指示A／D转换结束，结果数据已存入锁存器，这个信号可用作中断申请。
当OE输入高电平时，输出三态门打开，ALE，START，OE，ADDA都是ADC0809的控制信号，ADDA为模拟通道选择，低电平选择通道0，ALE为通道地址锁存信号，START为启动AD转换的信号，OE为ADC0809转换结果输出的使能信号。
数模转换控制模块的部分程序如下：beginADDA<='1';y5<=REGL;LOCK0<=LOCK;COM:process(CURRENT_STATE,EOC)BEGINCASE CURRENT_STATE ISWHEN ST0=>ALE<='0';START<='0';LOCK<='0';OE<='0';NEXT_STATE<=ST1; WHEN ST1=>ALE<='1';START<='1';LOCK<='0';OE<='0';NEXT_STATE<=ST2; WHEN ST2=>ALE<='0';START<='0';LOCK<='0';OE<='0';IF (EOC='1') THEN NEXT_STATE<=ST3;ELSE NEXT_STATE<=ST2;END IF;WHEN ST3=>ALE<='0';START<='0';LOCK<='0';OE<='1';NEXT_STATE<=ST4; WHEN ST4=>ALE<='0';START<='0';LOCK<='1';OE<='1';NEXT_STATE<=ST0; WHEN OTHERS=>NEXT_STATE<=ST0;END CASE;END PROCESS COM;REG:PROCESS(CLK10)上述程序中为ADDA为1时，为通道1，当ST0=0，START<='0';LOCK<='0';OE<='0'时从状态0转换到状态1；实现了从状态1到状态2，从状态3到状态4，再从状态4到状态0，把输入信号转化为二进制。
然后作为比较器的输入信号。
在比较器中和阀值进行比较。
其具体与ADC0809的连接电路图如下：转换时钟4、2 比较模块数字比较器用于数字信号的比较，例如，数据A和B比较，如果A>B，则输出A大于B的结果信号FA>B=1，FA=B=0，FA<B=0。
如果A=B，则输出A等于B的结果信号FA>B=0，FA=B=1，FA<B=0。
如果A<B，则输出A小于B的结果信号FA>B=0，FA=B=0，FA<B=1。