四路抢答器(详图)
四路抢答器电路组成及工作原理(含电路图)
电路组成及工作原理四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图1．抢答器电路原理：如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢答成功，通过四D触发器输出Q1=1，Q1’=0，而Q 2’=Q3’=Q4’=1,通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。
此时LED1发光并且蜂鸣器发出响声。
其他抢答按钮同理。
图2 抢答器部分电路图2.计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。
两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q1Q2接到一个二输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。
输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。
输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。
而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路3.555函数发生器：输出高电平时间：T1=(R1+R2)Cln2 输出低电平时间：T2=R2Cln2 振荡周期：T=(R1+2R2)Cln2图4 555函数发生器。
四路抢答器的设计(C51)
case 0xf7: //键 4 按下:一号选手抢答处理 if(start_flag==0) //犯规操作处理 {
//
j[0]=1; display(); P3=0xf9; delay(200); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) break; else { P3=0xef; sec=8; TR0=1; j[0]=1; buffer_zone(); display(); qiang_flag=1; } break;
/********显示函数***********/ void display() { temp=0xfe; for(k=0;k<8;k++) { P2=temp; P0=i[j[k]]; delay(2); temp=_crol_(temp,1); } } /*********函数初始化*********/ void inti0() { TMOD=0x01; TH0=(65535-50000)/256; TL0=(65525-50000)%256; EA=1; ET0=1; TR0=0; } /********中断函数**********/ void zd() interrupt 1 { TH0=(65535-50000)/256; TL0=(65525-50000)%256; m++; if(m==20) { m=0; sec--; buffer_zone(); if(sec<=0) { P3=0xf5; delay(400); P3=0xf7; TR0=0; j[0]=11; j[6]=11; j[7]=11; while(1); }
case 0xdf: //键 6 按下:三号选手抢答处理 if(start_flag==0) //犯规操作处理 { j[0]=3; display(); P3=0xf9; delay(200); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) //超时或已有选手抢答处理 break; else { TR0=1; P3=0xbf; j[0]=3; display(); sec=8; // buffer_zone(); qiang_flag=1; } break; case 0xbf: //键 7 按下:四号选手抢答处理 if(start_flag==0) //犯规操作处理 { j[0]=4; display(); P3=0xf9; delay(110); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) //超时或已有选手抢答处理 break; else { TR0=1; P3=0x7f; j[0]=4; display(); sec=8;
四路抢答器电路组成及工作原理(含电路图)
电路组成及工作原理四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图1．抢答器电路原理：如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢答成功，通过四D触发器输出Q1=1，Q1’=0，而Q 2’=Q3’=Q4’=1,通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。
此时LED1发光并且蜂鸣器发出响声。
其他抢答按钮同理。
图2 抢答器部分电路图2.计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。
两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q1Q2接到一个二输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。
输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。
输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。
而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路3.555函数发生器：输出高电平时间：T1=(R1+R2)Cln2输出低电平时间：T2=R2Cln2振荡周期：T=(R1+2R2)Cln2图4 555函数发生器。
四路抢答器电路图及说明
作业上交
时间：6月15日截止 上交内容： ①电路板实物 ②电子版Protel图
评分标准
原理图：10% PCB图：40% 电路板制作：50% ☆注： 1. 每组自己绘图，不得互相抄袭。 2. 电路板必须用自己绘制的PCB图进行制作， 不得用别组的图制作。
期终练习
实用电路板的绘制与制作—— 四路抢答器
原理图
功能简介
该抢答器电路可以同时进行四路抢答。按 键按下后，蜂鸣器发声，同时数码管显示 优先抢答者的号数。抢答成功后，再按按 键，显示不会改变，除非按复位键。
复位后，显示清零，可继续抢答，S1—S4为 抢答键，S5为复位键。
元件清单
序号 1 2 3 4 元件名称 集成电路芯片 IC座 数码管 二极管 规格型号 CD4511 16Pin 0.56寸共阴极 N4148 15 数量 1 1 DS1 D1—D7 元件标识 U2
8. 给焊盘补泪滴。
9. 绘制完成后，进行DRC校验。校验无误后，再对照原理 图对每个网络和引脚的连线进行仔细检查。
10. 制作电路板。
包括：打印PCB图，PCB图的热转印，腐蚀，打磨，打孔， 焊接。
11. 电路板测试。
注意事项： 1. 本板电源电压为：直流电5—6V，接电时注意区 分正负极，切不可超出电压范围。 2. 请不要在带电状态下插拔芯片CD4511，插拔该 芯片时注意芯片的方向。
5
6
三极管
电阻
9013
330Ω 2.2KΩ
1
7 1
Q1
R7—R13 R6
10KΩ
100KΩ 7 8 电解电容 5V有源蜂鸣器 10uF 直径12mm
四路竞赛抢答器设计·PPT
RS触发器分三种：基本RS触发器、 同步RS触发器、主从RS触发器。 74ls279是四个基本RS触发器，输入 的是R非、S非。当S非端输入0，R 非端输入0，则Q为1。当S非端输入 0，R非端输入1，则Q为1。当S非端 输入1，R非端输入0，则Q为0。S非 端输入1，当R非端输入1，则Q为保 持。
单稳态触发器 无触发信号时电路工作在稳定 状态，当UI受到下降脉冲时， 触发器由0变为1，但此状态不 稳定，会根据电阻与电容的大 小回复稳定状态。根据此特点 来作为此电路中的定时器。
多谐振荡器 在电容UC充电与放电的过程与 比较器C1在1、0之间跳变的过 程的作用下，电路会在两个暂稳 态之间来回翻转—振荡，因此产 生矩形脉冲。根据此特点为此电 路产生秒脉冲。
四路竞赛抢答器设计
设计人：杨翔 樊明 班级：162903
设计要求
• 该电路的根本任务是准确的判断出第一抢答者 的信号并将其锁存。实现这一功能可用触发器 和锁存器等。在得到第一信号后应立即将电路 的输入封锁，即使其他组再次发出抢答信号也 无效。同时还必须注意，第一抢答信号应该在 主持人发出抢答命令之后才有效。当电路形成 第一抢答信号之后，用编码、译码及数码显示 电路显示出抢答者的组别，也可以用发光二级 管直接指示出组别。
编号显示器 显示抢答选 手编号
倒计时器控式开 关 由主持人控制
七段数码管译码器驱动 器74LS48
同步十进制可逆计数器 74LS192
555构成的多谐振荡器， 用来产生秒脉冲
74LS192具有：双时钟十进制可逆计数功能；并具有清除 和置数等功能。 A—D ：并行数据输入端 QA— QD ：数据输出端 UP：加法计数器脉冲输入端 DOWN：减法计数脉冲输入端 CLR：异步置0端（高电平有效） ~LOAD：置数控制端（低电平有效） ~CO：加法计数时，进位输出端（低电平有效） ~BO：减法计数时，借位输出端（低电平有效）
四路抢答器ppt
四路抢答器制作人：程杰珊
于丰源
王琪
柴德良
李林峰
抢答器作用
1.在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者。
2.通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者和犯规选手。
四路抢答器的工作原理
1. 本电路采用单片机AT89S51作为控制芯片，
单片机的外接四个发光二极管,作为四位选手的犯规信号指示灯，P2口接入一个犯规报警装置，选用嗡鸣器。
抢答按键选择独立式键盘。
2.数码管采用共阳极七段显示，其内部发光二极管为共阳极接高电平，用PNP型三极管驱动，当对应发光二极管一端为低电平时发光二极管点亮，显示的数字由送入的字节数据控制。
• 3. 软件设计分析首先在程序的开始为选手设置了一段违规程序，该程序的作用是为了防止选手在主持人没有按下抢答键时，有的选手已经提前抢答了，本次抢答为无效抢答，并有报警和指示灯显示该位选手的选号，做违规处理，if(kaishi==1)//当开始没按下时
•{ if(s1==0)
•{ c1=0;
•1b=0;//灯亮
•delay_ms(50);//响起警报
•}
•}。
4.抢答完毕之后按复位开关开始到复位状
态。
主要原器件
作品效果图
四路抢答器的电路图
心得体会
•一份汗水一份收获，经过我们两周的努力终于将作品展现在各位老师的面前。
经过这一次的实训我们收获了很多很多。
•通过这次我们体验到了成功的快乐，其次提高了我们的动手能力和团队合作精神，我们也学到了不少的专业知识。
获得了很多在课本上学不到的知识！。
实训套件—四路抢答器(含线性电源)
实训套件—四路抢答器湖南科瑞特科技股份有限公司 - 1 -实训套件—四路抢答器元器件布局图实训套件—四路抢答器湖南科瑞特科技股份有限公司 - 3 -三、焊接说明本套件分为SMT 和直插两类，电路板都为单面PCB 板，直插套件焊接注意事项：1、注意R18与R19焊接正确(R18可用270欧代替)。
2、变压器输入输出绕组焊接正确。
四、使用说明四路抢答器具有清零和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。
优先判断、编号锁存，通过LED 显示。
当一轮抢答之后，最先抢答选手的LED 点亮，禁止二次抢答。
如果再次抢答必须由主持人再次操作"复位"状态按键S5。
根据电路原理图，四路按键S1，S2，S3，S4对应的显示灯是D1，D2，D3，D4。
74HC175的时钟由555振荡电路产生。
初始状态：当有时钟信号输入到CLK 引脚时，D 触发器的输入等于输出，四路输入引脚为低电平，输出引脚Q 端输出低电平，三极管Q1，Q2，Q3，Q4截止。
发光二极管D1，D2，D3，D4处于熄灭状态。
四路输出引脚/Q 输出高电平到74HC30(8路与非门)，38KHz 时钟输入有效至74HC175的CLK 引脚。
抢答状态：当主持人宣布抢答有效，选手按键抢答，假设1号选手最先按下S1键，D 触发器的输入D1等于输出Q1（高电平），三极管Q1导通，发光二极管D1点亮。
此时，/Q1引脚输出电平到74HC30（8路与非门），时钟信号被锁存，74HC30输出端一直为高电平。
D 触发器停止工作，其它选手按键无效。
复位状态：再次抢答，主持人按下键S5是D 触发器复位，回到初始状态。
基于MCS51单片机的四路抢答器课件
程序流程图如下
电路原理图及PCB制版图
四路智力抢答器电路原理图
四路智力抢答器PCB模块
程序设计
▪ 抢答器工作过程如下
▪ · 首先主持人选定倒计时时间，单片机扫描U3以 获取此信息。如果没有人为设置，默认为10s。
▪ · 在按下抢答按键之前，3个数码管全部显示“0”。
▪ · 按下抢答按键之后，蜂鸣器响一声，单片机开 始倒计时，数码管U6和U7显示倒计时时间，数 码管U8显示“0”。
▪ void send_data(uchar);
▪ uchar set_time(void); 时时间
▪ bit control_key(void); 是否按键
▪ uchar get_key_num(void); 个参赛者按键
▪ void display_time(void); 时剩余时间
//初始化MAX7219 //向控制寄存器写数
▪ 完成上述功能的电路包括时间设定开关、声光显 示、按键控制以及按键锁存等部分
各模块功能
▪ 单片机部分 ▪ 时间设定模块 ▪ 按键模块 ▪ 数码管显示模块 ▪ 蜂鸣器模块
单片机部分
▪ 通过读取P3.7～P3.3 的状态决定倒计时时 间；通过读取P1.3～ P1.0的状态读取按键 情况；通过P2.4～ P2.2控制显示模块以 显示按键者的号码和 倒计时所剩时间；通 过P0.1控制蜂鸣器
key_flg=1;
//设置有人按键答题标志
TR0=0;
//停止T0运行
}
else
//否则循环检测
{
display_time();
//并显示剩余时间
continue;
}
}
if(key_flg==1)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
一、实验目的 (3)
二、设计要求与内容 (3)
三、设计原理
3.1总体设计方案 (3)
3.1.1设计思路 (3)
3.1.2总电路框图 (3)
3.2各模块设计方案及原理
3.2.1抢答器 (3)
3.2.2计时器 (5)
四、电路仿真
4.1倒计时电路 (6)
4.2抢答器 (6)
五、实验结果与析 (7)
六、主要元器件 (8)
七、实习总结 (9)
四路数字抢答器
一、实验目的
结合我们所学的有关电子线路课程，综合实现四路抢答器的设计。
二、设计要求与内容
（1）要求实现ABCD四路抢答器的设计，每一组都具有独立的抢答按键，要求某路抢答后，其他三路抢答无效；
（2）某路抢答信号到达后，指示该路已抢答的独立灯发光，发出提示音，并用数码管显示抢答的组号（以ABCD表示）；
（3）裁判桌上的公共通道号显示（以ABCD表示）；
（4）抢答时间的定时与报警，具体实现可自拟。
扩展内容：①记录某路的抢答次数或抢到得次数；
②记录某路的分数；
③路数的扩展。
三、设计原理及过程
3.1总体设计方案
3.1.1设计思路
①要准确判断出第一抢答者的信号并将其锁存，实现这一功能可选择使用触发器或锁存器等。
得到第一信号后其他组的抢答信号无效，并且第一信号在主持人发出抢答命令后才有效。
②第一信号发出后，用编码、译码及数码显示电路显示抢答者的组别，发光二极管亮。
③主持人按下抢答按钮后，开始30秒倒计时，在此时间内抢答有效，若30秒内无人抢答，主持人清零后开始新一轮抢答。
3.1.2总电路框图
3.2各模块设计方案及原理
3.2.1抢答电路
抢答电路实现选手抢答并锁存，同时发光二极管发光，数码显示。
使用优先编码器74LS148和锁存器74LS279来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（采用七段数字数码显示管）；二是禁止其他选手按键，其按键无效。
工作过程：开关S 处于清除端时，RS 触发器R 、S 端均为0，使译码器74LS48的优先编码工作标志端位0，处于工作状态。
当开关S 处于开始端时，抢答处于等待状态，当有选手按键时（如J2），优先编码器的输出经RS 锁存后，CTR=1，RBO=1，七段显示电路74LS48处于工作状态，显示数字1，即第1组选手。
此时CTR=1，使优先编码器74LS48优先工作标志端为1，处于禁止状态，封锁其他按键的输入。
需注意的是，74LS48译码器使抢答组别数字显示0-7，当有八组选手抢答时，1-8组选手就分别对应显示的是0-7。
若要进行下一轮抢答，需由主持人按下清零开关，然后在进行下一轮抢答。
原理图如下：
译码显示电路
74LS48译码驱动器输出的是高电平有效，因此，配接的数码管须采用共阴极接法。
3.2.2计时器
该部分主要由555定时秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个七段数码管及相关电路组成。
其功能是：当主持人按下开始抢答按键后，进行30s倒计时，到0s时倒计时指示灯亮。
当有人抢答时，计时停止并显示此时的倒计时时间；如果没有人抢答且倒计时时间到，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
原理图如下：
555定时其连接图如下：
控制输入信号为经过编码的抢答选手的信号，当有人在有效时间内抢答时，定时时间到但无人抢答时，输入信号为高电平，报警电路发出报警信号;反之，输入信号为低电平时，报警器不工作。
四、电路仿真
4.1倒计时电路
倒计时开始后开始计数，同时倒计时指示灯亮直到倒数到0熄灭，如下图：
4.2
第八路抢答器抢答后显示，同时二极管指示灯发光，如下图：
U14
U15
整体电路图：
五、实验结果与分析
接通电源，开关处于断开状态。
主持人按下开关后，计时电路开始从30秒倒数，若有
选手按下所在开关（抢答），抢答电路显示选手所在编码（0-7），倒计时电路停止计时。
同时其他选手所在的开关被锁定，抢答无效。
若30秒倒计时结束后仍无人抢答，LED灯熄灭，倒计时电路锁定为00，抢答不再有效。
这时需主持人将开关再次按下清零，整个电路全部回到初态。
准备进行下一轮抢答。
六、主要元器件
74LS148引脚图
74LS148真值表：
74LS148的输入端和输出端低电平有效。
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下图所示：
555引脚图
555引脚图介绍如下
1地GND 2触发
3输出4复位
5控制电压6门限(阈值）
7放电8电源电压Vcc
74LS48引脚图
74LS279引脚图
七、实习总结
通过将近两周的课程设计，使我对数字电路有了进一步的了解。
在设计抢答器、报警器、定时器的过程中，通过翻阅资料，上网搜索等方式，让我对各电路器件、芯片功能、原理及其使用方法都有了更深的认识，如74LS148优先编码器、74LS48译码器、74LS192加减计数器等。
开始设计时，我还不明白电路应该使用哪些器件、应该如何连接，对其原理也不了解，随着不断地看书查资料，最终成功的做出了设计。
这次的课程设计主要是运用数字逻辑电路的一些相关知识，在整个设计过程中都离不开对数字电路的再学习，因此此次设计让我对之前学习的知识的理解更加深刻，也体会到了设计的困难，需要考虑很多问题，从电阻，电容大小的选择到芯片型号的挑选都是需要注意的问题。
虽然最后完成了设计，但是电路中还存在一些问题，比如：若八组选手参加抢答，则会因为译码显示数字只能从0到7而出现问题。
所以，对于理论知识的掌握还不够，还要多看书巩固知识。
尽管如此，此次抢答器的设计还是加强了我们动手、思考、解决问题的能力。