计算机组成原理cache课程报告
计算机组成原理cache课程报告
计算机组成原理课程报告学号：班级：姓名：Cache的发展历程及应用在计算机组成原理课学过Cache之后我才发现原来我对Cache了解的如此之少，以前在买电脑时经常看到一级缓存、二级缓存和三级缓存，然而当时并不懂这是什么东西，现在学过Cache 之后才知道了缓存在电脑中的地位.原来Cache在提高计算机速度方面有如此大的作用。
那么就让我们来了解一下Cache的发展历程。
经过我查资料得知,Cache一词来源于法语，其原意是“藏匿处，隐秘的地方”,而自从被应用于计算机科学之后，就已经成为了英语中的一个计算机体系结构专有名词。
Sun Microsystems 的前首席科学家Billy Joy，作为BSD unix，csh，vi,NFS，java，TCP/IP等的发明者，他曾经说过，在计算机科学领域，如果没有了cache的发明，其他的一切发明都将失去意义。
而正是他，将给予分页的虚拟内存系统引入了Unix,影响了之后所有的新操作系统开发。
Cache的出现正是为了解决CPU日益增长的核心时钟频率以及系统主内存日益落后的速度之间的矛盾①。
这就是Cache解决的主要问题。
那么，这个问题是怎样显现出来以及Cache是如何出现的呢？纵观PC系统和CPU二十年的发展，随着半导体加工工艺水平的不断提高,集成电路技术的不断进步，导致生产成本不断降低，CPU的功能不断增强，运算速度越来越快，CPU和存储器的性能都有了很大的提高。
CPU频率的提高，必然要求系统中存储器的存取速度要提高，还要求其容量要增大。
主存储器DRAM容量的提高还是比较快的，但是DRAM读取时间的提高却很慢。
从而在速度上与CPU主频的提高产生了极不相配的情况,这样会影响整个系统的性能.二十年来,CPU 设计的问题之一就是解决高速CPU和低速DRAM之间的平衡或匹配问题，以求系统性能的整体提高。
在它们之间加入高速缓冲存储器Cache，就是这个问题的解决方案之一。
现代cache技术的研究 课程设计报告
计算机组成与体系结构课程设计报告题目：现代计算机cache技术的研究学生姓名：谱学号： 10204102班级：10204102指导教师：谌洪茂2013 年1月6日摘要随着集成电路制造技术的持续发展,芯片的集成度和工作速度不断增加,功耗密度显著增大,功耗已经成为计算机系统设计中与性能同等重要的首要设计约束。
在现代计算机系统中,处理器速度远远高于存储器速度,Cache作为处理器与主存之间的重要桥梁,在计算机系统的性能优化中发挥着重要作用,但Cache也占据着处理器的大部分能耗。
处理器及其Cache存储器是整个计算机系统能耗的主要来源,降低其能耗对于优化计算机系统,特别是嵌入式系统,有着重要的意义。
本文主要研究体系结构级的低能耗技术,利用优化Cache结构和动态电压缩放两种技术来实现处理器及其Cache的低能耗。
本文首先详细地分析了低能耗Cache技术的研究现状,将该技术总结为基于模块分割的方法、基于路预测的方法、添加一级小Cache的方法、优化标识比较的方法和动态可重构Cache的方法等五大类,并在此基础上,提出了带有效位预判的部分标识比较Cache、带有效位判别的分离比较Cache、基于程序段的可重构Cache等三种Cache结构。
然后从不同的实现层面分析比较了现有的电压缩放技术及其缩放算法,提出了一种基于程序段的动态电压缩放算法。
最后结合可重构Cache和动态电压缩放技术,提出了一种基于程序段的可重构Cache及处理器电压自适应算法。
本文通过仿真实验证明了上述几种方法的有效性。
本文所取得的研究成果主要有: 1.一种带有效位预判的部分标识比较Cache(PTC-V Cache)。
组相联Cache实现了高命中率,但同时也带来了更多的能耗。
本文针对组相联Cache,提出了一种带有效位预判的部分标识比较Cache,它能够有效地节省Cache中信号放大器和位线的能耗。
结果表明,PTC-V Cache平均能够节省指令Cache中约55%的能耗。
计算机组成原理实验报告_存储系统设计实验
实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。
能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。
二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。
现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。
a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。
b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。
c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。
4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。
芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。
地址范围都一样：0x0000～0x3FFF。
b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。
HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。
c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。
电子科技大学中山学院计算机组成原理实验4Cache控制器设计实验
实验四 Cache控制器设计实验1．实验目的(1) 掌握Cache控制器的原理及其设计方法。
(2) 熟悉CPLD应用设计及EDA软件的使用。
2．实验设备PC机一台，TD-CMA实验系统一套。
3．实验原理本实验采用的地址变换是直接映像方式，这种变换方式简单而直接，硬件实现很简单，访问速度也比较快，但是块的冲突率比较高。
其主要原则是：主存中一块只能映像到Cache 的一个特定的块中。
假设主存的块号为B，Cache的块号为b，则它们之间的映像关系可以表示为：b = B mod Cb其中，Cb是Cache的块容量。
设主存的块容量为Mb，区容量为Me，则直接映像方法的关系如图4-1所示。
把主存按Cache的大小分成区，一般主存容量为Cache容量的整数倍，主存每一个分区内的块数与Cache的总块数相等。
直接映象方式只能把主存各个区中相对块号相同的那些块映像到Cache中同一块号的那个特定块中。
例如，主存的块0只能映像到Cache 的块0中，主存的块1只能映像到Cache的块1中，同样，主存区1中的块Cb（在区1中的相对块号是0）区0区1区M e-1主存储器图4-1 直接相联映像方式也只能映像到Cache的块0中。
根据上面给出的地址映像规则，整个Cache地址与主存地址的低位部分是完全相同的。
直接映像方式的地址变换过程如图4-2所示，主存地址中的块号B与Cache地址中的块号b是完全相同的。
同样，主存地址中的块内地址W与Cache地址中的块内地址w也是完全相同的，主存地址比Cache地址长出来的部分称为区号E。
区表存储器图4-2 直接相联地址变换在程序执行过程中，当要访问Cache 时，为了实现主存块号到Cache 块号的变换，需要有一个存放主存区号的小容量存储器，这个存储器的容量与Cache 的块数相等，字长为主存地址中区号E 的长度，另外再加一个有效位。
在主存地址到Cache 地址的变换过程中，首先用主存地址中的块号去访问区号存储器（按地址访问）。
计算机组成原理课程设计总结报告[优秀范文5篇]
![计算机组成原理课程设计总结报告[优秀范文5篇]](https://img.taocdn.com/s3/m/13c78fe33086bceb19e8b8f67c1cfad6195fe966.png)
计算机组成原理课程设计总结报告[优秀范文5篇]第一篇：计算机组成原理课程设计总结报告大庆师范学院计算机组成原理课程设计总结报告设计题目：基本模型机的模拟设计与实现子题目：外部中断控制流水灯、蜂鸣器学生姓名：院别：专业：班级：学号：指导教师:2011 年 7 月 5日大庆师范学院课程设计任务书题目基本模型机的模拟设计与实现主要内容：对基本模型机的设计与实现，能够自己设计机器指令并且能够翻译为微程序，并能将机器指令和微程序分别打入模拟机的内存和控制存储其中，并通过程序调试能将所编写的程序正确运行。
参考资料：《计算机组成原理》唐朔飞著《计算机组成原理》白中英著《计算机组成原理实验指导》完成期限：一周指导教师签名：2011年 7 月5日大庆师范学院本科毕业论文（设计）大庆师范学院本科毕业论文（设计）目录一、设计目标 (1)二、采用设备 (1)三、设计的原理 (1)3.1 单片机..............................................................................1 3.2中断方式...........................................................................2 3.3实现控制LED 和蜂鸣器的原理 (3)四、逻辑电路图 (3)4.1LED小灯原理图..................................................................... 3 4.2扬声器原理图..................................................................... 3 4.3单片机的独立按键原理图 (4)五、程序代码...........................................................................4 5.1C语言的特点及选择...............................................................4 5.2 程序代 (5)六、调试情况 (5)6.1在keil环境下，编写外部中断的程序…………………………………6 6.2软件调试的步骤 (6)七、心得体会 (6)八、参考文献 (7)大庆师范学院本科毕业论文（设计）摘要：本文介绍了在89c51单片机系统中设计外部中断流水灯、蜂鸣器的一种方法。
计算机组成原理实验报告-Cache模拟器的实现
计算机组成原理实验报告-Cache模拟器的实现实验内容：1、启动CacheSim。
2、根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。
3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。
Cache容量块容量映射方式替换策略写策略256KB 8 Byte 直接映射------ -------64KB 32 Byte 4路组相联 LRU -------64KB 32 Byte 4路组相联随机--------8KB 64 Byte 全相联 LRU ---------4、读取cache-traces.zip中的trace文件。
5、运行程序，观察cache的访问次数、读/写次数、平均命中率、读/写命中率。
思考：1、Cache的命中率与其容量大小有何关系？2、Cache块大小对不命中率有何影响？3、替换算法和相联度大小对不命中率有何影响？实验步骤与预习：实验步骤：1、启动CacheSim。
2、根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。
3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。
4、读取cache-traces.zip中的trace文件。
5、运行程序，观察cache的访问次数、读/写次数、平均命中率、读/写命中率。
预习：Cache:高速缓冲存储器高速缓冲器是存在于主存与CPU之间的一级存储器，由静态存储芯片（SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。
Cache的功能是用来存放那些近期需要运行的指令与数据。
目的是提高CPU对存储器的访问速度。
工作机制：主要由三大部分组成：Cache存储器：存放由主存调入的指令与数据块。
地址转换部件：建立目录表以实现主存地址到缓存地址的转换。
替换部件：在缓存已满时按照一定的策略进行数据块替换，并修改地址转换部件。
实验结果：一般而言，cache用量越大，其cpu命中率越高，当然容量也没必要太大，当cache 容量达到一定的值时，命中率不因容量的增大而有明显的提高。
计组实验报告
计组实验报告【实验名称】：基于MIPS的Cache设计与实现【实验目的】：通过设计、模拟和测试基于MIPS的Cache，理解和掌握Cache的基本原理和实现方法，加深对计算机组成原理的理解和应用。
【实验设备】：Xilinx ISE Design Suite 14.7、Verilog HDL仿真工具、Mars模拟器。
【实验原理】Cache是计算机系统中重要的存储器层次结构，它可以提高访问速度，降低访问延迟。
Cache是一种由高速存储器和控制电路组成的存储器，它的作用是缓存主存中最近使用过的指令和数据，当下一次需要使用这些指令和数据时，可以直接从Cache中获取，而不需要访问主存，从而提高访问速度。
计算机系统中的Cache存储器既可以用硬件实现，也可以用软件实现。
MIPS Cache包括指令Cache和数据Cache两个部分。
指令Cache用于存储CPU需要的指令，而数据Cache用于存储CPU需要的数据。
Cache中的每一个存储块叫做一个Cache 行，每一个Cache行包括若干字块，每一个字块包括若干字节。
Cache行的大小一般是2^n 个字节。
Cache使用一种叫做Cache命中的技术，通过判断当前CPU需要的数据是否在Cache中来确定是否需要访问主存。
如果当前CPU需要的数据在Cache中，则称为Cache命中，可以直接从Cache中获取数据；如果当前CPU需要的数据不在Cache中，则称为Cache未命中，需要从主存中获取数据。
Cache有三种常见的替换算法：随机替换算法、先进先出（FIFO）替换算法和最近最少使用（LRU）替换算法。
随机替换算法是最简单的方法，它实现起来比较简单，但是效率不高。
FIFO替换算法是一种比较简单的替换算法，它在实现的时候需要维护一个队列来保证替换最早进入Cache的数据，但是这种算法无法适应程序的访存局部性。
LRU替换算法是一种比较复杂的替换算法，它需要维护一个使用时间序列来记录各数据块被使用的时间，当需要替换时，选择使用时间最旧的数据块替换掉。
计算机组成原理实验报告
湖南师范大学工程与设计学院计算机组成原理实验报告姓名：年级：2014级专业：计算机科学与技术学号：**********任课教师：***开课时间：2015~2016学年第二学期湖南师范大学工程与设计学院实验数据报告单实验课程：计算机组成原理实验题目：基本运算器实验实验日期：2016年 6月13日专业：计算机年级：2014级班级:五班姓名：一.实验目的：1.了解运算器的组成结构2.掌握运算器的工作原理二..实验内容：主要内容：该试验旨在了解运算器内部运算过程及组成结构，并能进行一些简单的数据运算。
该实验通过一片CPLD来实现运算器部件的功能，在接好的实验电路上，用CMA软件将数据加载加入内存，最终实现通过设置CON单元的S3、S2、S1、S0以及时序T1、T2、T3、T4的不同值来实现不同的功能。
表现在：用S3、S2、S1、S0的不同值并配合CN的值来实现将寄存器A、寄存器B中的两个数进行逻辑运算、移位运算、算术运算，并且加上时间脉冲的加入，并且能够准确的实现值的输出。
结果体现在：用FC灯亮表示有进位，FZ灯亮表示零标志，D7…D0灯显示通过运算后得出来的值。
三.实验原理图：图一（运算器原理图）四.实验数据与分析：0000：功能是F＝A（直通），因为A=65,所以F＝65,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0001: 功能是F=B （直通），因为A=A7,所以F＝A7,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0010: 功能是F＝AB,也就是A与B的逻辑与，所以F=25, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0011：功能是F=A+B,也就是A与B的逻辑或，所以F=E7, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0100: 功能是F=/A，0101：功能是F=A不带进位循环右移B(取低三位)位。
0110：功能是当CN=0时，F=A逻辑右移一位；当CN=1时，F=A带进位逻辑右移一位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理课程报告
学号：
班级：
姓名：
Cache的发展历程及应用
在计算机组成原理课学过Cache之后我才发现原来我对Cache了解的如此之少，以前在买电脑时经常看到一级缓存、二级缓存和三级缓存，然而当时并不懂这是什么东西，现在学过Cache之后才知道了缓存在电脑中的地位。
原来Cache 在提高计算机速度方面有如此大的作用。
那么就让我们来了解一下Cache的发展历程。
经过我查资料得知，Cache一词来源于法语，其原意是“藏匿处，隐秘的地方”，而自从被应用于计算机科学之后，就已经成为了英语中的一个计算机体系结构专有名词。
Sun Microsystems的前首席科学家Billy Joy，作为BSD unix，csh，vi，NFS，java，TCP/IP等的发明者，他曾经说过，在计算机科学领域，如果没有了cache的发明，其他的一切发明都将失去意义。
而正是他，将给予分页的虚拟内存系统引入了Unix，影响了之后所有的新操作系统开发。
Cache的出现正是为了解决CPU日益增长的核心时钟频率以及系统主内存日益落后的速度之间的矛盾①。
这就是Cache解决的主要问题。
那么，这个问题是怎样显现出来以及Cache 是如何出现的呢？
纵观PC系统和CPU二十年的发展，随着半导体加工工艺水平的不断提高，集成电路技术的不断进步，导致生产成本不断降低，CPU的功能不断增强，运算速度越来越快，CPU和存储器的性能都有了很大的提高。
CPU频率的提高，必然要求系统中存储器的存取速度要提高，还要求其容量要增大。
主存储器DRAM容量的提高还是比较快的，但是DRAM读取时间的提高却很慢。
从而在速度上与CPU主频的提高产生了极不相配的情况，这样会影响整个系统的性能。
二十年来，CPU设计的问题之一就是解决高速CPU和低速DRAM之间的平衡或匹配问题，以求系统性能的整体提高。
在它们之间加入高速缓冲存储器Cache，就是这个问题的解决方案之一。
Cache随CPU的发展而不断改变，可以概括为：从无到有，由小到大，先外后内，纵深配备，软硬兼施。
初期的CPU没有Cache，在80386时期出现外部Cache；80486时期开始有内部仅8kB的Cache。
Cache的分级也由L1和L2级，发展到L0和L3级的纵深配备；Cache的大小由当初的8kB，直到Merced的1～
2MB。
为了更好地利用Cache，还专门配有缓存控制指令②。
通过Cache的发展历程我们可以看出来，Cache是为了解决CPU速度与内存访问速度不匹配而生，Cache的出现使得它们之间的矛盾得到解决。
确实，正是因为Cache，计算机的速度有了很大的提升。
Cache是位于主存与CPU之间的高速小容量存储器，用来存放系统中当前最活跃的程序和数据。
Cache的容量比主存小得多。
当CPU需要数据或指令时，它首先访问Cache，看看所需要的数据或指令是否在Cache中，方法是将CPU提供的数据或指令在内存中存放的位置的内存地址，首先与Cache中已存放的数据或指令的地址比较，如相等，说明可以在Cache中找到需要的数据和指令，成为Cache命中；如不相等，说明CPU需要的指令和数据不在Cache中，成为未命中，需要从内存中提取。
若CPU需要的指令或数据在Cache中，则不需要任何等待状态，Cache就可以将信息传送给CPU。
若数据或指令不在Cache中，存储器控制电路会从内存中取出数据或指令传送给CPU，同时在Cache中拷备一份副本，之所以这样做，是为了防止CPU以后再访问同一信息时又会出现不命中的情况，从而尽量降低CPU访问速度相对较慢的内存的概率。
换言之，CPU访问Cache的命中率越高，系统性能就越好。
所以，如果要让计算机的处理速度非常快，就要想办法的尽量提高Cache的命中率。
因此，很多人都提出了Cache的优化方法来提高Cache的命中率，如分块矩阵乘法的Cache优化方法，这一技术的基本思想是使用数组扩展定义的方法控制相应元素的地址差来降低冲突不命中以达到提高Cache利用率的目的③。
Cache的命中率取决于下面三个因素：Cache的大小、Cache的组织结构和程序的特性。
容量相对较大的Cache命中率会相应提高，但容量太大，成本就会变得不合理。
遵循局部性原理的程序在运行时，Cache的命中率也会提高。
然而，Cache的直接结构的好坏对命中率也会产生较大的影响。
按照主存和Cache之间的映象关系有三种组织方式。
即：
（1）全相联方式。
按这种方式，主存的一个区块可能映象到Cache的任何一个地方。
（2）直接映象方式。
在这种方式下，主存的一个区块只能映象到Cache的一个固定对应的地方。
（3）组相联方式。
即主存的一个区块可以映象到Cache的有限的地方。
具体说，
在这种方式下，一个Cache系统分为许多组，在一个组内有二个或多个区块，主存的区块映象到某个对应的组中，但是，这个区块可能出现在这个组内的任何地方。
④
现在Cache的应用已经非常广泛了，可以说现在的任何一台计算机都运用Cache来提高的自己的运行速度，至于他们运用到几级缓存就要看各自的性能了。
Cache可以说以一项伟大的发明，它提升了计算机的运行速度，解决了CPU速度快和内存访问速度不匹配的矛盾。
试想一下，如果没有Cache，CPU高速的运行速度必然会被相对而言过慢的内存速度拖累，不能很好地发挥CPU的性能，那我们现在也不会使用运行速度如此之快的计算机了。
但是我认为Cache并未从根本上解决CPU速度与内存速度不匹配的矛盾，只能说它在很大程度上缓解了这一矛盾。
因为就现在来说，虽然科学技术取得了很大的进步，但是CPU的速度依然远远大于内存的速度，只要他们的速度还不匹配，这一矛盾就会一直存在，而Cache这一解决方案并不会从根本上解决问题。
要想从根本上解决这一问题，就要使内存的速度跟上CPU的速度，但是就目前来说，这一想法似乎并不能实现，因为CPU增长的速度远远大于内存访问的速度。
不过内存的访问速度随着科学技术的进步也在不断的提高。
就拿显得机械硬盘和固态硬盘来说，固态硬盘的速度比机械硬盘的速度快了不知多少倍，但是由于价格的原因固态硬盘还未完全普及，但是我相信随着科技的发展，终有一天机械硬盘会被淘汰的。
所以，也许会有那么一天内存的速度赶上了CPU的速度，那么Cache就会被淘汰了吧。
通过学习Cache，我知道了很多关于Cache的知识，明白了它的工作原理，更重要的是计算机内部是这样运行的有了更进一步的理解，作为一名计算机学院的学生，我感觉这是必不可少的。
以后有同学问我电脑中的一级缓存、二级缓存或三级缓存是什么意思，我也能很好地回答出来。
总而言之，在学习计算机组成原理的过程中，我学到了很多东西，明白了速度在计算机中占有很重要的位置，不然谷歌现在研究量子计算机干什么，因为量子计算机的速度更快啊！！！！！！
参考资料：
①ChinaUnix博文：Cache浅析。
②百度文库，《Cache的发展工作过程及作用》
③乔香珍，《cache性能与程序优化》
④戴梅萼，《高性能计算机系统中Cache的组织方式及性能分析》。