数字电路分析期末复习题

31. 电路的噪声容限越 大
, 其抗干扰能力越强。
二、选择题:
1. 二进制数(1010111)2转化成等值的十六进制数时, 其表示式为: D A. (17)16; B. (37)16; C. (47)16; D. (57)16 。 2. 以下各项中， B 不是消除组合逻辑电路中冒险的方法。 A. 采用选通脉冲; B. 加缓冲器; C. 输出与地间接电容; D. 增 加多余项。 3. 为提高多谐振荡器频率的稳定性, 最有效的方法是 C 。
＆
＆
Z2
Z2、Z3和F的逻辑达式:
Z1=A· ABC; Z2=B· ABC; Z3=C· ABC.
F=Z1Z2Z3=A· ABC · ABC · ABC B· C· ② 变换逻辑函数, 列出真值表. 先把F的逻辑函数式变换为最小项表达式, 即: F=A· ABC+B· ABC+C· ABC =A(A+B+C)+B(A+B+C)+C(A+B+C) =AB+AC+AB+BC+AC+BC =ABC+ABC+ABC+ABC+ABC+ABC
A. 提高电容和电阻的精度; C. 采用石英晶体振荡器;
B. 提高电源的稳定度; D. 保持环境温度不变. C
。
4. 如状态 SA 和状态 SB 等价, 它们必须 A. 有相同的次态;
B. 有相同的输出;
C. 有相同的次态, 并有相同的输出; D. 有相同的次态但输出不同.
5. 对于32个特定的信息, 需要 C 位二进制数进行编码。 A. 3; B. 4; C. 5; D. 8。
掌握如何确定A/D或D/A转换的分辨率等主要技术指标.
第一章
1. 数制与数制转换 1) 不同进制的数均可按权展开成十进制数:
n1 N D ai Di i m
m 为小数位的个数。D i 称为D进制数第 i 位的“权”。 2) 几种常用数制的相互转换方法
式中：ai 为第 i 位的系数，同样 n 为数值的整数位的个数，
4. 组合逻辑函数有四种不同的表示法: 真值表 、 逻辑函数表达式 、 逻辑图和波形图； 5. 组合逻辑电路和时序逻辑电路的区别在于, 组合逻辑电路没有 记忆 功能, 而时序逻辑电路则有 记忆 功能;
6. n个变量的全体最小项之和恒为 1 ; 任意两个最小项相与恒为 0 ; 7. 组合逻辑电路的输出只与当时的 输入 状态有关, 而与电路原来的 输入状态无关, 它的基本单元电路为 逻辑门 ；
A 1
C. 关闭, 高阻态; D. 关闭, 输出0。
TG F
B
1
9. 半导体存储器 D 在断电的时候, 其所保存的数据随之消失。 A. EPROM; A. 矢量图; B. ROM; B. 状态表; C. PROM; C. 状态图; D. RAM。 D. 时序图。 。 10. 下列方法中的 A , 不是描述时序电路逻辑功能的方法。
=A+AC+BD+BE+DEF =A+C+BD+BE+DEF =A+C+BD+BE
例2: 一个四输入变量的逻辑函数, 其真值表如下图所示, 试
用卡诺图法化简为与或表达式及与非-与非表达式. 真值表
A 0 0 B 0 0 C 0 0 D 0 1 F 1 0 A 1 1 B 0 0 C 0 0 D 0 1 F 1 0
12. n个JK触发器构成的环形计数器, 其有效计数状态数共有 n 个; 13. 时序逻辑电路在结构上包含 组合电路 和 存储电路 两部分;
14. 全面描述一个时序电路的逻辑功能有三组方程, 分别是状态方程、 驱动方程 和 输出方程 ; 状态表、状态图和 15. 时序电路的逻辑功能描述, 常采用逻辑方程、 时序图等方法； 16. 同步时序逻辑电路中, 所有触发器状态的变化都是在同一时钟 操
例4: 化简以下逻辑函数: F(A,B,C,D)=∑m(3,4,5,6,9,10,12,13,14,15) 解: CD 00 01 11 10 AB 0 1 0 00 0 1 0 1 01 1 11
10
1
0
1
1
1
0
1
1
由卡诺图可得: F=AB+BD+ACD+ABCD+BC+ACD
第三章
一、 组合逻辑电路的分析步骤:
小数部分
0.625 2 整数部分＝ 1 ＝k2 1.250 0.250 2 整数部分＝ 0 ＝k3 0.500
2 整数部分＝ 1 ＝k4 1.000
0.500
整数部分为(173)10=(10101101)2; 小数部分:(0.8125)10=(0.1101)2 最后：(173.8125)10=(10101101.1101)2
1) 根据给定的逻辑图, 写出电路输出端的逻辑函数表达式; 2) 列出真值表; 3) 根据真值表或化简变换后的逻辑表达式, 确定电路功能. 例1: 已知逻辑电路如下图所示, 试分析该电路的逻辑功能. 解: ① 由逻辑电路写成输出端 的逻辑函数表达式. 按信号 的流向, 分别写出变量Z1、
＆ A B C Z1 ＆ ＆ Z3 F
例3: 化简以下逻辑函数: F(A,B,C,D)=∑m(0,2,4,6,9,13)+∑d(1,3,5,7,11,15) 解: CD 00 01 11 10 AB 1 × × 00 1
01 11 1 0 0 × 1 1 × × × 1 0 0
10
F(A,B,C,D)=A+D ∑d(1,3,5,7,11,15)=0
●
k-1k-2·· ·· ·
整数部分
2 2 2 2 2 2 2 173 余数＝1＝k0 86 余数＝0＝k1 43 余数＝1＝k2 21 余数＝1＝k3 10 余数＝0＝k4 5 余数＝1＝k5 2 余数＝0＝k6 1 余数＝1＝k7 0
0.8125 2 整数部分＝ 1 ＝k1 1.6250
补零
011 011 010 011 . 101 110
补零
所以有: (11011010011.10111)2=(3323.56)8 ② 基数连除、连乘法
例: 将(173.8125)10 化成二进制数. 将(173.8125)10 分成整数部分和小数部分, 并分别以连除和连乘法求 相应的系数.
kn-1·· 1k0 ·· ·k
总复习：
第一章重点： 1.2 几种简单的编码; 1.3 算术运算; 1.5 逻辑代数的基本定律和规则; 1.6 逻辑函数的标准形式; 1.7 逻辑函数式与真值表 1.8 逻辑函数的化简
第二章重点: 熟悉MOS管的导通原理; CMOS反相器、与非门等逻辑门电
路的工作原理; 输入噪声容限的定义; CMOS传输门和三态门; CMOS集成电路在使用中应注意的几个问题; 解决CMOS驱动 TTL门电路驱动电流不足的方法. 第三章重点: 3.2 组合逻辑电路的分析
0
0 0 0 0 0
0
0 1 1 1 1
1
1 0 0 1 1
0
1 0 1 0 1
1
0 1 1 0 0
1
1 1 1 1 1
0
0 1 1 1 1
1
1 0 0 1 1
0
1 0 1 0 1
1
0 1 0 0 1
解:
CD AB 00 01 11 10
00
01
11
10
1
1 1
0
1 0
0
0 1
1
0 0
1
0
0
1
化简的逻辑函数与或表达式为: F=CD+BD+ABC+ABCD 化简的逻辑函数的与非-与非表达式为: F=CD+BD+ABC+ABCD=CD· ABC· BD· ABCD
6. 集电极开路门(OC门)在使用时, 必须在 A 之间接一个电阻。 A. 输出和电源; B. 输出和地;
C. 输出和输入; D. 输入和电源。 C 。 C. RAM和ROM;
7. 半导体存储器按功能分为两大类, 即
A. ROM和EPROM;
B. ROM和PROM;
D. RAM和E2PROM
8. 下图中, 当A=1, B=1时, 传输门的状态和输出分别为 C 。 A. 导通, 输出0; B. 导通, 输出1;
3.3 组合逻辑电路的设计 3.4 组合逻辑电路中的冒险
第四章重点: 编码器、译码器/数据分配器、数据选择器、加法器和比较 器.
第五章重点:
5.2 锁存器; 5.3 触发器; 5.6 时序逻辑电路的分析和设计; 第六章重点: 6.1 计数器; 6.2 寄存器和移位寄存器 第八章重点: 整章 第九章重点:
28. 一个完整的A/D转换过程, 通常要经过 取样 和 保持 、 量化 和 编码 两个步骤。 29. 消除组合逻辑电路中竞争冒险的方法有: 加选通脉冲、 输出端并联电容 和 增加乘积项 . 30. 555定时器组成的单稳态电路中, 若触发脉冲宽度大于单稳态输 出脉冲宽度持续时间, 则应在触发端增加 微分 电路.
8. 半导体数码管按其内部发光二极管接法可分为: 共阴极 和共阳极 两种；
9. 组合逻辑电路中的冒险根据其产生的不同, 可分为静态冒险和动 态冒险两种, 其中静态冒险又可分为 功能 冒险和 逻辑 冒险； 10. 三态门可能输出的三种状态: 高电平 、 低电平 和 高阻态 ;
11. RS锁存器是时序逻辑电路最基本的部件; 加法器 是最基本的 算术运算部件;
逻辑函数常用以下四种方法表示:
逻辑函数表达式、真值表、逻辑图和波形图. 逻辑电路的分析和设计, 涉及逻辑函数表达方式之间的 转换, 和逻辑函数表达式的化简. 2. 逻辑函数表达式的化简, 以及逻辑函数表示法间的转换 例1: 化简函数F=AD+AD+AB+AC+BD+ACEF+BE+DEF 解: F=A(D+D)+AB+AC+BD+ACEF+BE+DEF =A+AB+AC+BD+ACEF+BE+DEF