IO技术-中断方式
• 断点 • 中断处理程序 ISR
中断的概念
• 中断源： 引起中断的事件（内部错误、外设请求等）。
外部中断源 → 外部中 法 溢 出 溢 出 中 断 单 步 中 断 断 点 中 断 软 件 中 断 外部 中断
中断的过程
外部中断的一般过程：
： 外设 → CPU • 中断请求 中断请求： ： CPU • 中断响应 中断响应： 中断承认 断点保护 中断源识别 ： 中断服务程序 ISR • 中断处理 中断处理： ： • 中断返回 中断返回： 断点恢复 返回
中断 断点 处理
→ 外设
主程序
实现中断的软硬件技术
• 中断是一种比较复杂的输入 /输出技术，实现中断需要 较多的软硬件支持。 1、中断请求信号的有效性 —— 信号形式应满足CPU要求
▲
电平类中断请求信号：
中断请求信号应保持至CPU发现； CPU响应后，应及时撤除中断请求信号。
▲
边沿类中断请求信号：
▲ CPU允许中断（开中断 IF=1）； ▲ 无更紧迫的事务
如：复位、DMA、更高级中断等。
实现中断的软硬件技术
3、中断源识别： ▲ 软件查询法
D0 D0~ D7 ~ D7 CPU INTR 中 断 请 求 输 入 接 口 中断源 1 中断源 2 查 询 中 断 源 … 中断源 n … 中断服务程序 断点保护 Y
实现中断的软硬件技术
5、中断优先级
• 当系统中有多个中断源同时提出中断请求，应该先响应谁？ —— 需要安排中断优先级 • 如何安排中断优先级？ —— 按照 重要性、紧迫性、速度 等要求 —— 中断优先级控制应解决： ⑴ 不同优先级的中断源 同时提出 中断请求 先响应最高优先级的中断源 ⑵ CPU 正在进行 中断服务时，又有 更高优先级 的中 断源提出中断请求
8.3 中断方式
8.3.1 中断的基本概念 8.3.2 中断优先级控制
� � � 中断的概念 中断的过程 实现中断的软硬件技术
中断的概念
• 中断：是指某事件的发生引起CPU暂停当前程序的运 行，转入对所发生事件的处理，处理结束又回 到原程序被打断处接着执行这样一个过程。
主程序 中断事件
• 中断源
断点 中断处理
中断技术是计算机结构和应用的关键技术之一。
IDTR 基地址 限制 中断1 中断0
实现中断的软硬件技术
4、断点保护及恢复 断点信息 —— 断点地址、断点状态 断点保护 —— 保护断点信息
PSW、CS、IP 压栈 其它寄存器(AX、BX … ) 压栈 （CPU硬件自动完成） （ISR完成）
断点恢复 —— 恢复断点信息
IP、CS、PSW 弹栈 其它寄存器(AX、BX … ) 弹栈 （CPU硬件自动完成） （ISR完成）
求 请 1 源 断 中
中断源 5请求
又称为 多级中断 多重中断
求 请 3 源 断 中
返回 返回 返回
嵌套层数 • 直接限制 • 堆栈空间
（假设中断源1～n的优先级为从高到低)
中断服务程序的两种处理方法：
中断的应用
• 中断技术使CPU与外设 并行工作，解决了快速CPU与中、 慢速外设速度不匹配的矛盾，提高了CPU的工作效率。 • 除此之外，中断技术在实现 实时处理、分时操作、故 障处理、多机连接、人机联系 等方面均有广泛的应用。
中断请求信号的锁存和撤消
实现中断的软硬件技术
2、中断响应的条件 —— 以可屏蔽外部中断为例
CPU对内部中断源提出的中断请求必须接受，而对外部中断源提 出的中断请求是否响应取决于外中断源类型及响应条件。
▲ 一条指令执行结束
CPU在每条指令的最后一个时钟周期检测中断请求
▲ 特殊指令
STI、IRET 前缀指令，如： REP MOVSB
实现中断的软硬件技术
目前采用的中断优先级控制方案有： 1、软件查询 2、利用可编程中断控制器(PIC) 3、硬件链式优先级排队电路 4、硬件优先级编码比较电路
实现中断的软硬件技术
6、中断嵌套
当高优先级中断可以中断低优先级中断时，会产生 中断嵌套。
主程序
中断嵌套
中断源 5处理程序 中断源 3处理程序 中断源 1处理程序
中断源 1请求? N 中断源 2请求? N …
对中断源 1服务
Y
对中断源 2服务
≥1
中断源 n 请求? N 断点恢复
Y
对中断源 n 服务
中断返回
(a )
(b )
实现中断的软硬件技术
▲ 中断向量法 —— 每个 中断源 对应唯一的 向量码
中断255 向量码 ×4 中断254
中断向量表 ( 1 KB)
…
微机原理与接口技术考试题库(选择题、判断题精选)
一：选择题（70分）1. 堆栈指针的作用是用来指示 B 。
A 栈底地址B 栈顶地址C 下一条要执行指令的地址D 上一条要执行指令的地址2. CPU对存储器或I/O端口完成一次读/写操作所需的时间为一个 B 。
A 指令周期B 总线周期C 时钟周期D机器周期3. 微机读写控制信号的作用是 D 。
A 决定数据总线上的数据流的方向B 控制存储器读写操作的类型C 控制流入、流出存储器信息的方向D 以上三种作用4. 80X86中IP/EIP寄存器的作用是 C 。
A 保存当前栈顶地址B 保存代码段的基地址C 指示下一条要执行的指令地址D 暂存当前执行的指令地址5.一个具有24根地址线的微机系统中，装有16KB ROM、480KB RAM和100MB的硬盘，说明其内存容量为 A 。
A 496KB B 16MBC 100.496MBD 100MB6.查询方式输入/输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。
输入时，准备好表示（1）A，输出时准备好表示（2）B。
（1）A.稳定 B.已空 C.已满（2）A.稳定 B.已空 C.已满7．根据下面所提供的某80X86微机内存中的数据，判断INT 11H中断服务程序的入口地址是（A）。
0000:0040 B3188ACC4DF800F0 41F800F0C5188ACC0000:0050 39E700F0A0198ACC 2EE800F0D2EF00F0A. F000:F84DB. A019:8ACCC. CC8A:19A0D. 4DF8:00F08．存储字长是指 B 。
A 存放在一个存储单元中的二进制代码组合B 存放在一个存储单元中的二进制代码位数C 存储单元的个数D 寄存器的位数9. 指令寄存器的位数取决于 B 。
A 存储器的容量B 指令字长C 机器字长D 存储器的类型10. 主机与设备传送数据时，采用 C ，CPU的效率最高。
A 程序查询方式B 中断方式C DMA方式D 软件查询方式11.从硬件的角度而言，采用硬件最少的数据传送方式是 D 。
IO接口的扩展方法
P2.7 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 /WR
8051
OE D7 Q7 D6 Q6 D5 Q5 D4 Q4 D3 Q3 D2 Q2 D1 Q1 D0 Q0 G
74LS373
D7 D6 D5 D4 D3 D2 D1 D0
输出Байду номын сангаас备
程序如下： MOV DPTR, #7FFFH MOV A, 60H MOVX @DPTR, A
C口置位/复位控制字
D7 × × × D3 D2 D1 D0 0: 复位 1: 置位 位选择 0 00 0 01 0: 复位 1: 置位 位选择 0 00 0 01 PC0 PC1 0 10 0 11 1 00 1 01 1 10 1 11 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7
例：如图上页所示，假设8255A芯片的PA接一组8只状态指示灯，PB接一组
8个开关，现须将开关闭合的状态输入到片内60H单元保存，将70H单元的内 容送状态指示灯显示，并置位PC7引脚，编写相应程序。
解：根据题意，设置8255A的A口方式0输出，B口方式0输入，C口高四位输
出 ， 则 8255A 的 方 式 字 为 82H （ 10000010B ） ， C 口 置 位 / 复 位 字 为 0FH （ 00001111B）， 8255A的方式字及置位 /复位控制字地址为 7FFFH。初始化 过程及输入/输出的程序如下：
方式 1: 选通输入/输出方式。 共有3口, 被分为两组。A组包括A口和PC7-PC4, A口可由 编程设定为输入或输出, PC7-PC4作为输入/输出操作的选通信 号和应答信号。B组包括B口和PC3-PC0, 这时C口作为 8255A和 外设或CPU之间传送某些状态信息及中断请求信号。 方式 2: 双向传送方式。 只有A口有方式 2, 此时, A口为8位双向传送数据口, C
IO口基本操作
运行结果：P1.7、P1.5、P1.2、P1.0为输入接口，其余为输 出接口。同时：P1.5、P1.2允许中断
注意：只能将输入端口设置为允许中断。如果将输出端口 允许中断，虽然输出寄存器PnOUT相应位的数值变化也能产 生中断，但没有实用意义。
5、中断沿选择寄存器P1IES和P2IES P1IES的地址：024h， P2IES的地址：02Ch。 P1和P2的中断输入可以是前沿触发(电平有低到高)，也可以 是后沿触发(电平有高到低)。 PnIES.x = 0是前沿触发中断； PnIES.x = 1是后沿触发中断。
例如：MOV.B #01011010B, &P1DIR 运行结果： P1.7、P1.5、P1.2、P1.0为输入接口； P1.6、P1.4、P1.3、P1.1为输出接口；
2、输入寄存器P1IN和P2IN P1IN的地址：020h，P2IN的地址：028h。 P1IN和P2IN读入的是当前P1和P2的逻辑电平。
3．2 寄存器
通用端口P1、P2： 通用端口P1和P2将各个引脚选择的功能来组成全 部功能，并且每一个信号都可用作中断源。
各有7个寄存器来控制端口的引脚。 通用模块寄存器位于安排字节外围模块的低端地 址，寄存器必须用字节指令以绝对寻址模式进行访问。
MDB
输入寄存器 PnIN 输出寄存器 PnOUT 方向寄存器 PnDIR 中断标志 PnIFG 中断沿选择 PnIES 中断允许 PnIE 功能选择 PnSEL
前、后沿都发生中断的处理方法： 设计思想：PnIES.x = PnIN.x 例如：P1DIR &= ~0x24 //方向设置, P1.5、P1.2输入 P1IE |= 0x24 // P.15、P1.2中断允许 中断处理程序： P1IES = (P1IES & ~0x24) | (P1IN & 0x24); //P1.5,P1.2根据当前引脚电平确定中断电平
微型计算机接口技术第一章接口的基本概念
③Windows中访问I/O设备的方法：
可以象DOS下的程序一样直接访问I/O设备，这是为了兼容DOS应用程序 而提供的，但是缺乏好的安全性，而且有些设备是不能直接访问的（如 硬盘）； 另外一种方法是利用VxD访问I/O设备。VxD是32位的程序，用来支持 Windows操作系统中的VMM（Virtual Machine Manager，虚拟设备管理） 管理计算机硬件及I/O设备，它具有很高的特权级。对于每一个应用程序 来说，VxD是一个虚拟的设备。特定设备的VxD可以接收很多个应用程 序的请求。利用VxD同外部设备通信，提高了多任务下资源的利用率； 同时也避免了设备访问冲突。
§3 总线技术
总线：就是计算机与计算机之间、模块与模块之间传递信息的信 号线的集合。 一、总线的结构 ①面向处理器的总线结构：
是将需要交换信息的模块通过总线建立点对点的连接。如下图所示：
②面向总线的总线结构：
以总线为中心，而将计算机中的所有设备（包括CPU）均看作是总线上 挂接的外设。如下图所示：
四、总线的传输方式
①同步式传输：传输周期是固定的，在传输周期内严格地按规定的时间发出 信号和进行相应的动作。有如齐步走。在微机中的典型实例是CPU与内存之 间的数据传输。
CPU为了对某一外设的端口进行读写操作，就需要在众多的I/O端口 中按选定该端口地址。如何通过CPU发出的地址编码来识别确认这 个端口，就是所谓的地址译码。
CPU
60#
50#
60#
70#
80#
第一章
六、I/O口地址的译码方法
接口基本知识
§1 微机接口中的基本概念
在接口芯片中，负责将CPU发出的地址信号转换成为唯一的片选信 号的电路，称之为译码电路。常见的译码电路有以下几种： ①固定式端口地址译码 ：
实验三-IO和中断实验
用C程序来实现上述交通灯时序的功能，延时 时间可通过示波器大致地校准。
三、实验内容
4、中断方式输入的交通灯时序：
将P3.2作为单片机的中断信号INT0； 利用中断方式，读取P3.2的电平； 实现上述交通灯时序；
用C程序编写中断程序函数，以及初始化和主 程序。
0输出1Hz方波，正常交通；
马灯效果： 1、C51实验开发板
1块
一个灯右循环间隔时间0.
1、P1口直接输出，驱动LED指示灯，演示跑马灯效果：
1、P1口直接输出，驱动LED指示灯，演示跑马灯效果：
P1口做输出口； 编写程序，使发光二极管指示灯循环点亮。
4、PC机
1台
P1连接至8只发光二极管接口JP8； 0输出占空比为75%、2Hz矩形波，紧急情况。
实验三 I/O和中断实验
一、实验目的
1、掌握单片机基本I/O口的使用特点，
了解本扩展I/O口的方法；
2、掌握单片机中断机制，
掌握单片机中断的使用特点和编程方法。
二、实验仪器
1、C51实验开发板
1块
2、直流温压电源
1台
3、仿真器
1只
4、PC机
1台
5、示波器
1台
三、实验内容
1、P1口直接输出，驱动LED指示灯，演示跑 马灯效果：
0
三、实验内容 用C程序来实现上述交通灯时序的功能，延时时间可通过示波器大致地校准。
实验三 I/O和中断实验
P3口作为输入口，查询P3.
2作为单片机的中断信号INT0；
掌握单片机中断的使用特点和编程方法。
4了、解中本断扩方展式I/O输口入的的1方交法、通；灯时P序1： 口直接输出，驱动LED指示灯，演示跑
微机(微型计算机技术及应用)选择题及答案(最终版)
第1章微型计算机概述1.微型计算机的硬件系统包括____A____.A．控制器、运算器、存储器和输入输出设备 B控制器、主机、键盘和显示器C．主机、电源、CPU和输入输出 D CPU、键盘、显示器和打印机2.CPU是由___B__组成的。
A．内存储器和控制器B．控制器和运算器C．内存储器和运算器D．内存储器、控制器和运算器3.中央处理器英文缩写是___B___.A．MP B．CPU C．CU D．ALU4.微型计算机各部件之间是用__A___连接起来的。
A．系统总线B．AB C．CB D．DB5.通常计算机系统中的外围设备是指__A___A．外存储器、输入设备、输出设备B．外存储器、输入设备C．外存储器、输出设备D．输入设备、输出设备6.若把组成计算机中的运算器和控制器集成在一块芯片上成为___C__A．微型计算机B．单片机C．微处理器D．单板机7.8086是_C_A．单片机B．单板机C．微处理器D．微机系统8.将微处理器、内存储器及I/O接口连接起来的总线是__C_____。
A.片总线B.外总线C.系统总线D.局部总线9.微型计算机是以__B___为核心部件。
A．寄存器 B．微处理器 C．逻辑部件 D．控制部件10.微型计算机系统以__C__为主体。
A．系统软件 B．外部设备 C．微型计算机 D．操作系统11.目前微型机系统上广泛使用的机械式鼠标是一种___A___A．输入设备 B．输出设备C．输入输出设备 D．显示设备组成之一12.计算机系统总线中，用于传送读、写信号的是__C__。
A.地址总线B、数据总线C、控制总线D、以上都不对13.不属于微机应用特点的是__D__。
A。
轻便、功耗低 B.性能可靠 C.结构灵活适宜性好 D.应用面窄第2章 16位和32位微处理器1.当8086CPU的INTR=“1”时，且中断允许位IF=“1”，则CPU完成_C____后，响应该中断请求,进行中断处理。
A．当前时钟周期 B．当前总线周期 C．当前指令周期 D．下一个指令周期2.CPU的ALU主要完成_D_A．地址指针的变换B．中断管理C．产生各种时序D．算术，逻辑运算及移动操作3.8086/8088微机处理器的内部(C )，只负责指令的译码和执行。
计算机组成原理——输入输出（IO）系统考研题
计算机组成原理——输⼊输出（IO）系统考研题（⼀） I/O系统基本概念（⼆）外部设备1. 输⼊设备：键盘、⿏标2. 输出设备：显⽰器、打印机3. 外存储器：硬盘存储器、磁盘阵列、光盘存储器（三） I/O接⼝（I/O控制器）1. I/O接⼝的功能和基本结构2. I/O端⼝及其编址3．I/O地址空间及其编码（四） I/O⽅式1. 程序查询⽅式2. 程序中断⽅式中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。
3. DMA⽅式DMA控制器的组成；DMA传送过程。
4. 通道⽅式（2009）22. 下列选项中，能引起外部中断的事件是A. 键盘输⼊B. 除数为0C. 浮点运算下溢出D. 访存缺页答案：A考点：内部中断和外部中断的区别外中断:I/O设备等来⾃主机外部设备的中断。
内中断：CPU内部的异常、例外、陷⼊内中断（2010）21、单级中断系统中，中断服务程序执⾏顺序是（）I保护现场II开中断III关中断IV保存断点V中断事件处理VI恢复现场VII中断返回A、I->V->VI->II->VIIB、III->I->V->VIIC、III->IV->V->VI->VIID、IV->I->V->VI->VII答案：A考点：单级中断的概念该题的⼀个特点是单级中断，不会出现多重中断的中断嵌套问题，由于是单级中断，断点也不需要保存了，CPU直接返回中断前的位置就可以了！同时关中断是由硬件⾃动实现的，并不属于中断服务程序。
⽽恢复断点、恢复现场之后需要开中断才能返回断点这⾥给出⼀般的中断处理的过程：22、假定⼀台计算机的显⽰存储器⽤DRAM芯⽚实现，若要求显⽰分辨率为1600*1200，颜⾊深度为24位，帧频为85HZ，现实总带宽的50%⽤来刷新屏幕，则需要的显存总带宽⾄少约为（ )A、245MbpB、979MbpsC、1958MbpsD、7834Mbps答案：D考点：1600*1200*24*85/0.51M约为106(2010)21．某计算机有五级中断L4 ~ L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表⽰对Li级中断进⾏屏蔽。
Nios II中断机制
目标：1．需要解析NiosII中断功能的基本特性，中断响应的方式，中断向量（Interrupt Vector）的分配方式。
2．如果，我们自行设计一个IP，需要NiosII能够响应这个IP所产生的中断请求，那么在IP的rtl设计中有哪些要求，同时NiosII的程序中该如何实现？要求1．必须实现一个样例工程，在SOPC中集成一个专门用以提中断并让NiosII执行一个响应程序的小IP（该IP 的基本结构图所示），并完成图右伪码所描述的过程。
实现相应的程序，并能够在FPGA上跑通。
// IP进行中断请求If (counter == 某个时间点)interruptstate = 1；// Nios对中断进行清除If （interruptClear == 1）counter = 0； // 重新计数interruptstate = 0； // 清中断2．最终必须提交一份文档，详细描述NiosII中断相关功能和工程实现方法，一定要言简意赅，并且尽量做到面面俱到。
3．最迟8月1日前完成，越早越好。
其他1．SOPC的相关使用方法，以及如何在SOPC中加入一个自己设计的IP，请去908室让一位师兄给你们集体培训一下，一个下午足矣。
2．NiosII的相关文档请至altera的网站上寻找，网址如下：/support/ip/processors/nios2/ips-nios2_support.html3．一些相关的东西，908的郑勇师兄以前了解过，可咨询他。
4．FPGA板，用908里的180，用的时候从908拿，用完还回去。
Nios II中断处理机制之硬件实现首先介绍下Nios II CPU处理中断的3个控制寄存器(1).status control Register：它的bit0位（PIE）是全局中断允许位，置1表示使能；(2).ienable control Register：是中断允许寄存器，其中每一位控制着一个中断源，1代表允许，0代表禁止，共32位；(3).ipending control Register：每一位对应着一个中断源的中断请求，1代表有中断，0代表没有……共32位。
外部中断NMI中断
查询式输出程序段
输 出 的 数 据 是 8 位 或 16 位 ， 而 读 入 的 状 态 位 是 1 位 ， 设 状 态 口 的 地 址 为
PORT_S2 ， 输 出 数 据 口 的 地 址 为 PORT_OUT ， 传 送 数 据 的 总 字 节 数 为
COUNT_2，输出的数据放在2000H开始的一段存储区中。
19
DMA方式原理方框图
DB
HOLD CPU
HLDA
请求 响应
DMAC
AB
MEM
I/O
20
6.3 中断技术
6.3.1 中断概述 6.3.2 中断的处理过程（略） 6.3.3 8086/8088的中断
6.3.1 中断概念
中断源：引起中断的事件，或能够发出中断请求信号的外设 中断类型号：处理器对各类中断的中断源进行的统一编号N， N的取值范围是0，也就是 中断服务程序的第一条指令的地址在存储器中的存放位置。 中断优先级：在系统中多个中断源可能同时提出中断请求时， 需要按中断的轻重缓急给每个中断源指定一个优先级别 中断屏蔽：当中断源申请中断时，CPU可以由软件设置，使 之不能响应。称为中断屏蔽。
I/O空间是64K个字节端口（或32K个字端口）
8
6.2 CPU与外设之间的数据传送方式
6.2.1 无条件方式 6.2.2 查询方式 6.2.3 中断方式 6.2.4 DMA方式
程序控制方式
6.2.1 无条件传送方式
➢ 是最简单的I/O控制方式，CPU可以随时根据需要，无条件地 读写I/O端口。
IRQ0 IRQ1 IRQ2 IRQ3 IRQ4 IRQ5 IRQ6 IRQ7
8086/8088中断源
外部中断
NMI 中 断 ： 上 升 沿 触 发 、 中 断 类 型 号 2 、 即 中 断 入 口 地 址 在
西安交通大学操作系统原理课件第十三章IO_system
– 方便，是指用户能独立于具体设备的复杂物理特性之外而方便地
使用设备; – 统一，是指对不同的设备尽量使用统一的操作方式，例如各种字 符设备用一种I/O操作方式。
I/O系统的组成
• 计算机系统中，除了需要直接用于I/O和存储信息的 设备外，还需要有相应的设备控制器。 • 在大、中型计算机系统中，还需有I/O通道，由这些
• 设备控制器是CPU与I/O设备间的接口，它接收从 CPU发来的命令，控制I/O设备工作。
– 接收和识别命令;
– 数据交换; – 了解和报告设备状态;
– 地址识别;
– 数据缓冲; – 差错控制;
Controller
• 设备控制器处于CPU与设备之间。
• 设备控制器由以下三部分组成：
– 设备控制器与CPU的接口 – 设备控制器与设备的接口 – I/O逻辑
Chapter 13 I/O Systems
• I/O硬件 – I/O设备、设备控制器、I/O通道、总线系统
• I/O控制方式
– 程序I/O方式、中断驱动方式、DMA方式、I/O通道控制方 式
• 缓冲技术
– 缓冲的引入、单缓冲、双缓冲、循环缓冲、缓冲池 • I/O软件
I/O系统的目标
• 提高设备的利用率 – 提高CPU与I/O设备之间的并行工作程度; – 主要技术：中断技术、DMA技术、通道技术、缓冲技术。 • 为用户提供方便、统一的界面
I/O Devices
• 按传输速率分类 ： – 低速设备 传输速率仅为每秒钟几个字节至数百个字节。属于低速设备 的典型设备有键盘、 鼠标器、语音的输入和输出等设备。 – 中速设备 传输速率在每秒钟数千个字节至数万个字节。典型的中速设 备有行式打印机、激光打印机等。 – 高速设备