数字电子技术基础第五版期末复习题.
(完整word版)数字电子技术基础期末考试试卷及答案
数字电子技术基础试题（一）一、填空题: （每空1分，共10分）1．（30.25）10 = （11110.01 ）2 = （1E.4）16 .2 。
逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 。
主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 。
存储容量为4K×8位的RAM存储器，其地址线为12 条、数据线为8 条。
1．(30。
25）10 = ( 11110.01 ）2 = （1E。
4 ）16 .2 . 1.3 。
高电平、低电平和高阻态。
4 . .5 . 四。
6 。
12、8二、选择题：（选择一个正确的答案填入括号内，每题3分，共30分)1。
设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压波形恒为0的是:（C ）图。
2。
下列几种TTL电路中，输出端可实现线与功能的电路是( D）。
A、或非门B、与非门C、异或门D、OC门3。
对CMOS与非门电路，其多余输入端正确的处理方法是（D ).A、通过大电阻接地（〉1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、D、通过电阻接V CC4。
图2所示电路为由555定时器构成的（A ）.A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5。
请判断以下哪个电路不是时序逻辑电路（C )。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中,转换速度最快的是(A ）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、D、双积分A/D转换器7．某电路的输入波形u I 和输出波形u O 如下图所示，则该电路为（C）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍,可采用（C ）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为( D).A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有( C）个数据信号输出.A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术期末复习试卷及答案(四套)
数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。
从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。
1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。
设触发器的初态为0。
图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。
数字电子技术基础(第五版)试卷及复习提纲
----------------------------密-------------------------封------------------------------线------------------------------------ 九．人的血型有 A、B、AB、O 共 4 种。
输血时输血者的血型与受血者的血型必须符合下图箭头所指示的授受关系。
试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。
（提示：可以用两个逻辑变量的 4 种取值表示输血者的血型。
用另外两个逻辑变量的 4 种取值表示受血者的血型。
（14 分））试卷十．（14）分析下图，74LS160 为十进制计数器，DAC 为 4 位倒 T 型电阻网络 D/A 转换器。
试计算在如图所示 CP 信号作用下的输出电压 VO 的值？并画出 VO 波形图。
（12 分）分数 DIS 0 0 0 0 0 0 0 0 0 1 INT 0 0 0 0 0 0 0 0 1 × A2 0 0 0 0 1 1 1 1 × × A1 0 0 1 1 0 0 1 1 × × A0 0 1 0 1 0 1 0 1 ×× Y D0 D1 D2 D3 D4 D5 D6 D7 0 高阻第 3 页︵共 3 页︶姓名专业、班级河南科技大学教务处数字电子技术 A 复习提纲一、卡诺图的化简，例如 2.18，2.22，2.23 二、TTL 和 MOS 门电路逻辑功能及特性（含三态门，OC,OD 门，传输门等），例：3.14，3.15 三、组合逻辑电路电路的设计以及 3-8 线译码器和双四选一数据选择器的使用，例：4.5，4.6，4.12，4.17，4.18， 4.22 四、带有异步置（复）位端的边沿 JK 和 D 触发器的特性及波形判断：例：5.12，5.13，5.14，5.15， 5.18 五、时序逻辑电路的分析，时序逻辑电路设计及 74161，74160 功能和构成任意进制计数器；74LS194A 的扩展应用；例： 6.2，6.5，6.6，6.12，6.13，6.15, 6.16 以及图6.3.7。
数字电子技术基础试题及答案1-阎石第五版
一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。
2．将2004个“1”异或起来得到的结果是（）。
3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
4．TTL器件输入脚悬空相当于输入（）电平。
5．基本逻辑运算有: （）、（）和（）运算。
6．采用四位比较器对两个四位数比较时，先比较（）位。
7．触发器按动作特点可分为基本型、（）、（）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。
10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。
11．数字系统按组成方式可分为、两种；12．两二进制数相加时，不考虑低位的进位信号是（）加器。
13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。
15．计数器按CP脉冲的输入方式可分为___________和___________。
16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18．4. 一个JK 触发器有个稳态，它可存储位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。
20．把JK触发器改成T触发器的方法是。
二．数制转换（5分）：1、（１１．００１）２＝（）１６＝（）１０2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０3、（２５．７）１０＝（）２＝（）１６4、（＋１０１１Ｂ）原码＝（）反码=( )补码5、（－１０１０１０Ｂ）原码＝（）反码=( )补码三．函数化简题：（5分） 1、 化简等式Y ABC ABC ABC =++ C B AC B A Y ++=D C A C B A B A D C Y ++⊕=)(，给定约束条件为：ＡＢ＋ＣＤ＝０2 用卡诺图化简函数为最简单的与或式（画图）。
数字电子技术基础期末试题及答案
数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。
在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。
）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（ ）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（ ）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（ ）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（ ）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（ ）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。
数字电子技术基础课-阎石_第五版第五、六章期末复习题
第五章-第六章习题习题一1、由与非门组成的基本SR锁存器，输入端分别为S、R为使锁存器处于“置1”状态，其S、R端应为。
（A）SR=00 （B）SR=01 （C）SR=10 （D）SR=112、有一个T触发器，在T=1 时，加上时钟脉冲，则触发器。
（A）保持原态（B）置0 （C）置1 （D）翻转3、假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。
（A）J=×，K=0 （B）J=0，K=×（C）J=1，K=×（D）J=K=1 4、电路如图5.1所示。
实现Q n +1 = Q n的电路是。
（A）（B）（C）（D）图5.15、米里型时序逻辑电路的输出是。
（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关6、穆尔型时序逻辑电路的输出是。
（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关7、用n个触发器组成计数器，其最大计数模为。
（A）n （B）2n （C）n2（D）2n8、四位移位寄存器，现态为1100，经左移一位后其次态为。
（A）0011 或1011 （B）1000或1001 （C）1011 或1110 （D）0011 或11119、下列电路中，不属于时序逻辑电路的是。
（A）计数器（B）全加器（C）寄存器（D）分频器10、一个5 位的二进制加计数器，由00000 状态开始，经过75个时钟脉冲后，此计数器的状态为：（A）01011 （B）01100 （C）01010 （D）00111 11、图5.2所示为某时序电路的时序图，由此可知该时序电路具有的功能。
（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器图5.2习题二5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来所处的状态；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号；与信号作用前电路原来所处的状态。
数字电子技术基础期末复习试题
1、(48）10 =（ ）16 =（ ）2.2、对于TTL 与非门的闲置输入端可接 ,TTL 或非门不使用的闲置输入端应接 。
3、格雷码的特点是任意两组相邻代码之间有 位不同。
4、在下列JK 触发器、RS 触发器、D 触发器 和T 触发器四种触发器中，同时具有保持、置1、置0和翻转功能的触发器是 。
5、OC 门可以实现 功能，CMOS 门电路中的 门也可以实现该功能.6、一只四输入端与非门，使其输出为0的输入变量取值组合有 种.7、常见的组合逻辑电路有编码器 、 和 。
8、逻辑函数BD AC AB F ++=的反函数为 ,对偶函数为 。
9、一个同步时序逻辑电路可以用 、 、 三组函数表达式描述.10、加法器的进位方式有 和 两种.11、16选1的 数据选择器有 个地址输入端。
12、存储器的种类包括 和 。
13、在时钟脉冲CP 作用下, 具有 和 功能的触发器称为T 触发器，其特性方程为 。
14、三态门输出的三种状态分别为： 、 和 。
15、用4个触发器可以存储 位二进制数。
16、逻辑电路中,高电平用1表示，低电平用0表示，则成为 逻辑。
17、把JK 触发器改成T 触发器的方法是 。
18、组合逻辑电路是指电路的输出仅由当前的 决定。
19、5个地址输入端译码器，其译码输出信号最多应有 个。
20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 。
21、一个ROM 有10根地址线,8根数据输出线,ROM 共有 个存储单元.22、N 个触发器组成的计数器最多可以组成 进制的计数器。
23、基本RS 触发器的约束条件是 .24、逻辑代数中3种基本运算是 、 和 。
25、逻辑代数中三个基本运算规则 、 和 .26、如果对键盘上108个符号进行二进制编码，则至少要 位二进制数码。
27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM.该ROM 有 根地址线，有 根数据输出线。
28、74LS138是3线—8线译码器，译码输出低电平有效,若输入为A 2A 1A 0=110时，输出76543210''''''''Y Y Y Y Y Y Y Y Y1= .29、两片中规模集成电路10进制计数器串联后,最大计数容量为 位。
数字电子技术基础第五版期末复习题.
复习题一．选择题：1．下列各式中哪个是四变量A 、B 、C 、D 的最小项？（ ）a ．A′＋B′＋Cb ．AB′Cc ．ABC′Dd ．ACD 2．组合逻辑电路的分析是指（ ）。
a ．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b ．已知逻辑要求，列真值表的过程c ．已知逻辑图，求解逻辑功能的过程 3．正逻辑是指（ ）。
a ．高电平用“1”表示，低电平用“0”表示b ．高电平用“0”表示，低电平用“1”表示c ．高电平、低电平均用“1”或“0”表示 4．寄存器、计数器属于（ ）。
a ．组合逻辑电路b ．时序逻辑电路c ．数模转换电路 5．全加器是指（ ）的二进制加法器。
a ．两个同位的二进制数相加b ．两个二进制数相加c ．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y ＝A 1′A 0′ D 0＋A 1′A 0D 1＋A 1A 0′ D 2＋A 1A 0D 3，若用该数据选择器实现Y ＝A 1′，则D 0～D 3的取值为（ ）。
a ．D 0 ＝D 1＝1，D 2＝D 3＝0 b ．D 0 ＝D 3＝0，D 1＝D 2＝1 c ．D 0 ＝D 1＝D 2＝D 3＝1 7．JK 触发器用做 T ′ 触发器时，输入端J 、K 的正确接法是（ ）。
a ．J ＝K b ．J=K ＝0 c ．J ＝K ＝1 8．按触发信号触发方式的不同来分，触发器有（ ）。
a ．SR 、JK 、D 、T 、T′ 五类b ．TTL 、CMOS 两类c ．电平触发、脉冲触发、边沿触发三类 9．经过有限个CLK ，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。
a ．不能 b ．能 c ．不一定能 10．在二进制算术运算中1+1=（ ）。
a ．1 b ．0 c ．211．3线—8线译码器处于译码状态时，当输入A 2A 1A 0=001时，输出70~Y Y ''=（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
复习题一．选择题：1．下列各式中哪个是四变量A 、B 、C 、D 的最小项（ ）a ．A′＋B′＋Cb ．AB′Cc ．ABC′Dd ．ACD 2．组合逻辑电路的分析是指（ ）。
a ．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b ．已知逻辑要求，列真值表的过程c ．已知逻辑图，求解逻辑功能的过程 3．正逻辑是指（ ）。
a ．高电平用“1”表示，低电平用“0”表示b ．高电平用“0”表示，低电平用“1”表示c ．高电平、低电平均用“1”或“0”表示 4．寄存器、计数器属于（ ）。
a ．组合逻辑电路b ．时序逻辑电路c ．数模转换电路 5．全加器是指（ ）的二进制加法器。
a ．两个同位的二进制数相加b ．两个二进制数相加c ．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y ＝A 1′A 0′ D 0＋A 1′A 0D 1＋A 1A 0′ D 2＋A 1A 0D 3，若用该数据选择器实现Y ＝A 1′，则D 0～D 3的取值为（ ）。
a ．D 0 ＝D 1＝1，D 2＝D 3＝0 b ．D 0 ＝D 3＝0，D 1＝D 2＝1 c ．D 0 ＝D 1＝D 2＝D 3＝1 7．JK 触发器用做 T ′ 触发器时，输入端J 、K 的正确接法是（ ）。
a ．J ＝K b ．J=K ＝0 c ．J ＝K ＝1 8．按触发信号触发方式的不同来分，触发器有（ ）。
a ．SR 、JK 、D 、T 、T′ 五类b ．TTL 、CMOS 两类c ．电平触发、脉冲触发、边沿触发三类 9．经过有限个CLK ，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。
a ．不能 b ．能 c ．不一定能 10．在二进制算术运算中1+1=（ ）。
a ．1 b ．0 c ．211．3线—8线译码器处于译码状态时，当输入A 2A 1A 0=001时，输出70~Y Y ''=（ ）。
a ． b ．10111111 c ． 12．时序电路输出状态的改变（ ）。
a ．仅与该时刻输入信号的状态有关b ．仅与时序电路的原状态有关c ．与a 、b 皆有关 13．已知F ＝(ABC ＋CD)′，可以确定使F ＝0的情况是（ ）。
a ．A ＝0，BC ＝1b ．B ＝1，C ＝1c ．C ＝1，D ＝0d ．BC ＝1，D ＝1 14．一只四输入端与非门，使其输出为0的输入变量取值组合有（ ）种。
a ．15 b ．8 c ．7 d ．1 15．T 触发器，在T=1时，加上时钟脉冲，则触发器（ ）。
a ．保持原态 b ．置0 c ．置1 d ．.翻转 16．采用集电极开路的OC 门主要解决了（ ）。
a ．TTL 门不能相“与”的问题b ．TTL 门的输出端不能“线与”的问题c ．TTL 门的输出端不能相“或”的问题 17．D/A 转换器能够将数字信号转变成（ ）。
a ．正弦信号b ．数字信号c ．模拟信号 18．电路如图所示，这是由555定时器构成的：（ ） a ． 多谐振荡器 b ． 单稳态触c ．施密特触发器 19．多谐振荡器可产生( )a ．正弦波b ．矩形脉冲c ．三角波 20．随机存取存储器具有( )功能a ．读/写b ．只读c ．只写二、填空题：1．已知Y=A(B+C)+CD ，则Y ′= _______ _。
2．完成数制间的转换：(F A)16=( )2=（ ）8421BCD 。
3．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态。
4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。
5．___________和___________是衡量A/D 转换器和D/A 转换器性能优劣的主要标志。
三、化简下列逻辑函数：1．F=AC+BC ′ +A ′B(公式法)2．F(A,B,C,D)＝∑m )14,11,8,7,3,2(＋∑d )15,10,5,0((卡诺图法)3．F＝ABC + ABD + C′D′ + AB′ C + A′C D′+AC′D(卡诺图法)4．F= AB′C D+ ABD + AC′D(公式法)四．分析与设计：1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。
2．在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q′的波形，设触发器的初始状态为0。
3．用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。
4．分析下图所示电路的逻辑功能。
（设初始状态为000）(1)．驱动方程(2)．状态方程：(3)．输出方程：(4)．状态转换表：(5)．状态转换图(6)．电路功能：5．用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。
（设初始状态为0000）附：部分答案一. 选择题： 1. c 2. c 3. a 4. b 5. c 6. a 7. c 8. c 9. b 10. b11. c 12. b 13. d 15. d 16. b 17. c 18. b 19. b 20. a二. 填空题：1. Y′=(A′+B′C′)(C′+D′)=A′C′+B′C′+A′D′2. 03. 5 64. 双极型MOS型5. 转换精度转换速度三. 化简：（每题4分，共16分）四. 分析与设计：1. 解：功能: 同或或检偶电路(2分)2. 解：3. 解：)4. ：(6). 电路功能：它是一个同步的五进制的可以自启动的加法计数器。
5：二．选择题：1．下列各式中哪个是三变量A 、B 、C 的最小项（ ） a ．A′＋B′＋C b ．A ＋AB′C c ．ABC′ 2．组合逻辑电路的设计是指（ ）。
a ．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b ．已知逻辑要求，列真值表的过程c ．已知逻辑图，求解逻辑功能的过程 3．当TTL 与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为（ ）。
a ．逻辑1 b ．逻辑0 c ．不确定 4．在二进制的逻辑运算中，1+1＝（ ）。
a ．0 b ．1 c ．2 5．半加器是指（ ）的二进制加法器。
a ．两个同位的二进制数相加b ．两个二进制数相加c ．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y ＝A 1′A 0′ D 0＋A 1′A 0D 1＋A 1A 0′ D 2＋A 1A 0D 3，若用该数据选择器实现Y ＝A 1，则D 0～D 3的取值为（ ）。
a ．D 0 ＝D 1＝1，D 2＝D 3＝0 b ．D 0 ＝D 3＝0，D 1＝D 2＝1 c ．D 0 ＝D 1＝0，D 2＝D 3＝1 7．JK 触发器的特性方程是（ ）。
a ．Q *＝KQ′＋J′Qb ．Q *＝J′Q′＋KQc ．Q *＝JQ′＋K′Q 8．D 触发器用做T′ 触发器时，输入端D 的正确接法是（ ）。
a ．D ＝Q b ．D=Q′ c ．D ＝1 9．按逻辑功能的不同来分，触发器有（ ）。
a ．SR 、JK 、D 、T 、T′ 五类b ．TTL 、CMOS 两类c ．电平触发、脉冲触发、边沿触发三类 10．一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（ ）。
a ．1011 b ．1100 c ．1101 11．不属于时序逻辑电路的是（ ）。
a ．寄存器b ．编码器c ．计数器12．3线—8线译码器处于译码状态时，当输入A 2A 1A 0=101时，输出70~Y Y ''=（ ）。
a ． b ．10111111 c ． 13．时序电路输出状态的改变（ ）。
a ．仅与该时刻输入信号的状态有关b ．仅与时序电路的原状态有关c ．与a 、b 皆有关 14．已知F ＝(ABC ＋CD)′，可以确定使F ＝0的情况是（ ）。
a ．A ＝0，BC ＝1b ．B ＝1，C ＝1c ．C ＝1，D ＝0d ．BC ＝1，D ＝1 15．一只四输入端与非门，使其输出为1的输入变量取值组合有（ ）种。
a ．15 b ．8 c ．7 d ．1 16．采用集电极开路的OC 门主要解决了（ ）。
a ．TTL 门不能相“与”的问题b ．TTL 门的输出端不能“线与”的问题c ．TTL 门的输出端不能相“或”的问题 17．A/D 转换器能够将模拟信号转变成（ ）。
a ．正弦信号b ．数字信号c ．模拟信号 18．电路如图所示，这是由555定时器构成的：（ ） a ． 多谐振荡器 b ． 单稳态触c ．施密特触发器 19．多谐振荡器可产生( )a ．正弦波b ．矩形脉冲c ．三角波 20．随机存取存储器具有()功能a ．读/写b ．只读c ．只写二、填空题：1．已知Y=((AB ′+C) ′+D) ′+C ，则Y ′= _______ _。
2．完成数制间的转换：(A8)16=( )2=（ ）8421BCD 。
3．二进制加法计数器从0计数到十进制24时，需要_____个触发器构成，有_____个无效状态。
4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。
5．___________和___________是衡量A/D 转换器和D/A 转换器性能优劣的主要标志。
三、化简下列逻辑函数：1．F(A,B,C,D)＝∑m)14,12,10,9,8,5,2,1,0((卡诺图法)2．F(A,B,C,D)＝∑m)14,11,8,7,3,2(＋∑d)15,10,5,0((卡诺图法)3．F＝AB′C D+ ABD + AC′D(公式法)4．F=AC′+ABC+ACD′+CD(公式法)四．分析与设计：1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。
2．在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q′的波形，设触发器的初始状态为0。
3．用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′。
4．用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。
（设初始状态为0000）5．分析下图所示电路的逻辑功能。
（设初始状态为000）(1)．驱动方程：(2)．状态方程、(3)．输出方程：(4)．状态转换表：(5)．状态转换图：(6)．电路功能附：部分答案选择题：1. c2. a3. b4. b5. a6. c7. c8. b9. a 10. b11. b 12. a 13. c 15. a 16. b 17. b 18. b 19. b 20. a二. 填空题：(每题2分，共10分)1. Y′=(((A′+B)C ′) ′D′) ′C′2. 03. 5 74. 双极型MOS型5. 转换精度转换速度三. 化简：四. 分析与设计：1.功能: 同或或检偶电路2.3. 解：4. 解：5. 解：(6) 说明这个电路的逻辑功能：这个电路是一个可控计数器。