2012—2013学年第二学期《数字电路》试卷A答案
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。
[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。
[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。
[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。
[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。
[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。
[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。
[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。
[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。
[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。
[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。
[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。
[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。
数字电路习题及答案
数字电路习题及答案项目一一．填空题1．电子电路中的信号可分为两类。
一类是时间的连续信号，称为__________，另一类是时间和幅度都是离散的(即不连续的信号)，称为__________。
(模拟信号、数字信号)2．所谓数字信号，是指可以用两种逻辑电平__________和__________来描述的信号。
（0、1）3．在数字电路中，应用最为广泛的是__________集成门电路和__________集成门电路。
（TTL、CMOS）4．基本的逻辑关系有三种：__________、__________、__________。
（逻辑与、逻辑或、逻辑非）5．任何逻辑函数都可以用__________、__________、__________和__________四种形式来表示。
（逻辑表达式、逻辑图、真值表、卡诺图）6．常用的数制有__________、__________、__________和__________等。
（十进制、二进制、八进制、十六进制）7．BCD码有很多种形式，常用的有__________、__________、__________、__________、__________等。
（8421码、余3码、格雷码、2421码、5421码）8．在实践中最常用的逻辑函数的化简方法是__________法，它比较适用于__________变量以内的逻辑函数的化简。
（卡诺图化简、四）9．数字电路按逻辑功能和电路结构的不同特点可划分为两大类，一类称为__________，另一类称为__________。
（组合逻辑电路、时序逻辑电路）10．能实现基本和常用逻辑运算的电子电路称为__________。
（门电路）11．仿真软件__________是学习数字电路有效的辅助工具，它可以在计算机上完成电路的连接及测试，大大提高数字电路学习的效率。
（Multisim 10）二．简答题1．与模拟电路相比，数字电路具有哪些优点？答：与模拟电路相比，数字电路具有以下显著的优点：(1)结构简单，便于集成化、系列化生产，成本低廉，使用方便。
2012春数电段考试题
电子信息科学与技术本科2007级《数字电子技术》期中考试试卷 第1页 （共4页）数字电子技术期中课程考试试卷（2012——2013学年度第二学期）命题教师： 只船 命题教师所在系： 物理与信息科学系 试卷类型：（A ） 课程名称： 数字电子技术 考试专业： 电信 （本）科 考试年级： 2011一、单项选择题（每题3分，总计15分，请将你认为正确的序号填在该题后的括号内）1. 下列各数中最大的数是______________。
A. （100101）2B. （35）10C. （40）8D. （26）16 2. 在函数表达式Y ABC BC AC =++中，变量A 、B 、C 为下列哪组取值时可使函数值Y = 1 ？______________。
A. 001A B C ===B. 011A B C ===C. 110A B C ===D. 111A B C === 3. 如图所示CMOS 电路输出信号的逻辑表达式是______________。
A. Y AB CD =+B. Y AB CD =+C. Y AB CD =+D. Y AB CD =4. 某门电路的逻辑函数真值表如图所示，则该门电路为：__________。
A. 或非门 B. 与非门 C. 异或门 D. 同或门5.若在编码器中有100个编码对象，则要求输出二进制代码位数至少为_____位。
A. 6B. 7C. 8D. 9二、填空题（总计15分）1. （82）10 = （_________________）2 。
（2分）2. 如下图所示，图1为CMOS 电路，图2为TTL 电路，则相应输出信号的逻辑表达式分别为：Y 1 = ______________； Y 2 = ______________。
（4分）3. 一位全加器的管脚定义如下：用A i 、 B i 表示相加的两个数，C i-1表示来自低位的进位，S i 表示全加和，C i 表示送给高位的进位。
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答------------------------------------------作者------------------------------------------日期电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：♉数字逻辑设计及应用♉♉ 考试形式： 闭卷 考试日期： 年 月 日考试时长：♉♉♉♉分钟课程成绩构成：平时 ， 期中 ， 实验 ， 期末 本试卷试题由♉♉♉七♉♉部分构成，共♉♉♉♉♉页。
✋ ☞♓●● ☐◆♦ ⍓☐◆❒ ♋⏹♦♦♏❒♦ ♓⏹ ♦♒♏ ♌●♋⏹♦ ☎❼ ✠ ❼✆ ✋♐ ♋ ⌧ ♌♓⏹♋❒⍓ ♎♏♍☐♎♏❒ ♒♋♦ ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ✌ ♦♒♏ ♋♍♦♓❖♏ ☹ ☐◆♦☐◆♦ ✡ ♦♒☐◆●♎ ♌♏ ☎ ☐❒ ♒♓♑♒ ✆ ✋♐ ♦♒♏ ⏹♏⌧♦ ♦♦♋♦♏ ☐♐ ♦♒♏ ◆⏹◆♦♏♎ ♦♦♋♦♏♦ ♋❒♏ ❍♋❒♏♎ ♋♦ ❽♎☐⏹❼♦♍♋❒♏♦❾ ♦♒♏⏹ ♎♏♦♓♑⏹♓⏹♑ ♋ ♐♓⏹♓♦♏ ♦♦♋♦♏ ❍♋♍♒♓⏹♏ ♦♒♓♦ ♋☐☐❒☐♋♍♒ ♓♦ ♍♋●●♏♎ ❍♓⏹♓❍♋● ☎ ♍☐♦♦ ✆ ♋☐☐❒☐♋♍♒❆♒♏ ♉☹ ☐♐ ♌♓♦ ♍☐◆⏹♦♏❒ ⌧ ♓♦ ☎ ☐❒ ●☐♦ ✆ ♦♒♏⏹ ♍☐◆⏹♦♓⏹♑ ♦☐ ♓⏹ ♎♏♍❒♏♋♦♓⏹♑ ☐❒♎♏❒ ❆☐ ♎♏♦♓♑⏹ ♋ ✂✂ ♦♏❒♓♋● ♦♏❑◆♏⏹♍♏ ♑♏⏹♏❒♋♦☐❒ ♌⍓ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒♦ ♦♒♏ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒ ♦♒☐◆●♎ ⏹♏♏♎☎ ✆ ♌♓♦ ♋♦ ●♏♋♦♦ ⏹♏ ♦♦♋♦♏ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹ ♓♦ ✈✉☺✈❼❼✈ ✋♐ ♦♏ ◆♦♏ ❆ ♐●♓☐♐●☐☐ ♦♓♦♒ ♏⏹♋♌●♏ ♦☐ ♍☐❍☐●♏♦♏ ♦♒♏ ♏❑◆♋♦♓☐⏹，♦♒♏ ♏⏹♋♌●♏ ♓⏹☐◆♦ ☐♐ ❆ ♐●♓☐♐●☐☐ ♦♒☐◆●♎ ♒♋❖♏ ♦♒♏ ♐◆⏹♍♦♓☐⏹ ☜☠☎ ☺✈❼✈ ✆ ✌ ♌♓♦ ♓⏹♋❒⍓ ♍☐◆⏹♦♏❒ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♋♦ ❍☐♦♦ ♌♓♦ ☺☐♒⏹♦☐⏹ ♍☐◆⏹♦♏❒ ♦♓♦♒ ⏹☐ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♌♓♦ ●♓⏹♏♋❒ ♐♏♏♎♌♋♍ ♦♒♓♐♦❒♏♑♓♦♦♏❒ ☎☹☞✆ ♍☐◆⏹♦♏❒ ♦♓♦♒ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ✋♐ ♦♏ ◆♦♏ ♋ ♦♒☐♦♏ ♍♋☐♋♍♓♦⍓ ♓♦ ♌♓♦♦ ♦☐ ♍☐⏹♦♦❒◆♍♦ ♋ ♌♓♦ ♌♓⏹♋❒⍓ ♍☐♎♏ ♦☐ ♑❒♋⍓ ♍☐♎♏ ♍☐⏹❖♏❒♦♏❒ ♦♒♏⏹ ♦♒♏ ♋♎♎❒♏♦♦ ♓⏹☐◆♦♦ ♋❒♏ ☎ ✆ ♦♓●● ♌♏ ♦♒♏ ☐◆♦☐◆♦ ♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ☐♐ ♋⏹ ♌♓♦ ✌ ♦♒♏ ♍☐❒❒♏♦☐☐⏹♎♓⏹♑ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ✞ ❆♒♏ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ☎ ✆ ✞ ♦♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ✋✋ ●♏♋♦♏ ♦♏●♏♍♦ ♦♒♏ ☐⏹●⍓ ☐⏹♏ ♍☐❒❒♏♍♦ ♋⏹♦♦♏❒ ♓⏹ ♦♒♏ ♐☐●●☐♦♓⏹♑ ❑◆♏♦♦♓☐⏹♦☎❼ ✠ ❼✆ ✋♐♋ ⌧ ❍♋♑⏹♓♦◆♎♏ ♍☐❍☐♋❒♋♦☐❒ ♒♋♦ ✌☹❆✋☠ ✌☝❆✋☠ ✌☜✈✋☠ ✌✌✌✌ ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ♦♒♏ ☐◆♦☐◆♦♦ ♋❒♏ ☎ ✆✌✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✌♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏ ♦♒♋♦ ♦☐◆●♎ ♦♒♏ ☐◆♦☐◆♦♦ ☐♐ ♦♒♏ ♌♓♦ ♋♎♎♏❒ ⌧ ♌♏ ☎ ✆ ♦♒♏⏹ ✌✌ ✌✌ ♋⏹♎ ✌✌✆ ✆ ✆ ✆ ☞♓♑◆❒♏ ♒♓♍♒ ☐♐ ♦♒♏ ♐☐●●☐♦♓⏹♑ ♦♦♋♦♏❍♏⏹♦♦ ♓♦ ✋☠☜❆✍ ☎ ✌ ✆✌✆ ✌ ●♋♦♍♒ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦ ♦♓●● ♐☐●●☐♦ ♦♒♏ ♓⏹☐◆♦ ♋♦ ●☐⏹♑ ♋♦ ♦♒♏ ♍☐⏹♦❒☐● ♓⏹☐◆♦ ♓♦ ♋♍♦♓❖♏ ●☐♦✆ ✌ ♐●♓☐ ♐●☐☐ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦♦ ☐◆♦☐◆♦ ♦♓●● ⏹☐♦ ♍♒♋⏹♑♏ ◆⏹♦♓● ♦♒♏ ♏♎♑♏ ☐♐ ♦♒♏ ♍☐⏹♦❒☐●●♓⏹♑ ☹ ♦♓♑⏹♋●✆ ✌⏹ ●♋♦♍♒ ❍♋⍓ ♑☐ ♓⏹♦☐ ❍♏♦♋♦♦♋♌●♏ ♦♦♋♦♏ ♓♐ ♌☐♦♒ ♋⏹♎ ♋❒♏ ♍♒♋⏹♑♓⏹♑ ♐❒☐❍ ♦☐ ♦♓❍◆●♦♋⏹♏☐◆♦●⍓✆ ❆♒♏ ☐◆●♦♏ ♋☐☐●⍓♓⏹♑ ♦☐ ♋⏹⍓ ♓⏹☐◆♦ ☐♐ ♋⏹ ●♋♦♍♒ ❍◆♦♦ ❍♏♏♦ ♦♒♏ ❍♓⏹♓❍◆❍ ☐◆●♦♏ ♦♓♎♦♒ ❒♏❑◆♓❒♏❍♏⏹♦ ❆♒♏ ♍♋☐♋♍♓♦⍓ ☐♐ ♋ ❍♏❍☐❒⍓ ♦♒♋♦ ♒♋♦ ♌♓♦♦ ♋♎♎❒♏♦♦ ♌◆♦ ♋⏹♎ ♍♋⏹ ♦♦☐❒♏ ♌♓♦♦ ♋♦ ♏♋♍♒ ♋♎♎❒♏♦♦ ♓♦ ☎ ✆✌✆ ✆ ✆ ✆ ♒♓♍♒ ♦♦♋♦♏ ♓⏹ ☞♓♑◆❒♏ ♓♦ ☠❆ ♋❍♌♓♑◆☐◆♦ ☎ ✆✌✆ ✌ ✆ ✆ ♋⏹♎ ✆ A BCDWXW+YZZ’X’+YYZ1X’Z’☞♓♑◆❒♏ ✋✋✋ ✌⏹♋●⍓♏ ♦♒♏ ♦♏❑◆♏⏹♦♓♋●♍♓❒♍◆♓♦ ♋♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏ ☞●♓☐☞●☐☐ ♦♓♦♒ ♋♦⍓⏹♍♒❒☐⏹☐◆♦ ☐❒♏♦♏♦ ♋⏹♎ ♍●♏♋❒ ♓⏹☐◆♦♦ ☯❼❒♓♦♏ ☐◆♦ ♦♒♏ ♏⌧♍♓♦♋♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♋⏹♎ ☐◆♦☐◆♦ ♏❑◆♋♦♓☐⏹ ☯❼✌♦♦◆❍♏ ♦♒♏ ♓⏹♓♦♓♋● ♦♦♋♦♏ ✈ ✈ ♍☐❍☐●♏♦♏ ♦♒♏ ♦♓❍♓⏹♑ ♎♓♋♑❒♋❍ ♐☐❒ ✈ ✈ ♋⏹♎ ☪ ☯❼☞♓♑◆❒♏ 参考答案：激励方程 ✈ ， ✈转移方程：✈ ✉ ✈ ，✈ ✉ ✈输出方程：☪ ☎☹✈ ✆参考评分标准： 个方程正确得 分；每错一个扣 分，扣完 分为止；得分沿和下降沿各 分，错 处扣 分，扣完 分为止。
《数字电路》考查试卷(A)及答案
《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。
2、负边沿JK 触发器的逻辑函数表达式是 。
3、用555时基电路可组成 、 、 等。
4、R-S 触发器Sd 端称为置 端，Rd 为置 端。
5、（28）10=（ ）2=（ ）8421BCD 。
6、（101100）8421BCD =（ ）10=（ ）2。
7、A/D 转换器的作用是将 信号转换为 信号 。
8、构成任意进制计数器方法主要有 和 两种 。
二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。
（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。
（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。
（ ） 5、Y=A ⊙B =AB+AB 。
（ ） 6、四位二进制计器最大10进制数为16。
（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。
（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。
（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。
（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。
（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。
A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。
（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。
数字电路试卷(A)参考答案20112012
装订线2011—2012学年第2学期闽江学院考试试卷考试课程：数字逻辑电路试卷类别：A 卷□√ B 卷□ 考试形式：闭卷□√ 开卷□ 适用专业年级：10级电子信息工程、10级电子信息科学与技术、10电子科学与技术班级 姓名 学号一、 单项选择题 30%（共30分，第12、第13题每题3分，其它每题21、七段共阴极显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD 码）应为( B )。
A 、0011；B 、0110；C 、0101；D 、01002、一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是( B )个。
A 、2；B 、3；C 、4；D 、83、对于J-K 触发器，若J=K ，则可完成（ C ）触发器的逻辑功能。
A 、R-S ；B 、D ；C 、T ；D 、J-K4、多谐振荡器可产生( B )A 、正弦波；B 、矩形波；C 、三角波；D 、锯齿波 5、只读存储器ROM 的功能是（A ）。
A 、只能读出存储器的内容且断电后仍保持；B 、只能将信息写入存储器；C 、可以随机读出或写入信息；D 、只能读出存储器的内容且断电后信息全丢失6、用（ B ）片1k ⨯4 的ROM 可以扩展实现8k ⨯4 ROM 的功能。
A 、4；B 、8；C 、16；D 、327、已知逻辑函数B A B A AB Y ''+'+=，则Y 的最简与或表达式为( C )。
A 、A ； B 、B A A ''+； C 、 B A '+； D 、B A +' 8、TTL 与非门扇出系数的大小反映了与非门（ B ）能力的大小。
A 、抗干扰；B 、带负载；C 、工作速度；D 、应用范围 9、Verilog 语言设计一个二输入的与门，其核心语句为（A ）A 、Y=A ＆B ； B 、Y=A ∣ B ；C 、Y=A ～ B ；D 、Y= A ︱∣B ； 11、下列说法不正确的是（A ）A 、当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑；B 、三态门输出端有可能出现三种状态（高阻态、高电平、低电平）；C 、OC 门输出端直接连接可以实现正逻辑的线与运算；D 、集电极开路的门称为OC 门12、电路如下图（图中为上升沿JK 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ C ）A 、“101”；B 、“110”；C 、“011”；D 、“001”13、电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ D ）A 、“1100”；B 、“1011”；14、 函数F(A,B,C)=AB+BC+AC A 、F(A,B,C)=∑m （0，2，4）；C 、F(A,B,C)=∑m （0，2，3，4）；D 、F(A,B,C)=∑m （2，4，6，7） 15、如图所示电路，若输入CP 脉冲的频率为100KHz ，则输出Q 的频率为（D ）。
(完整word版)12-13-2数电半期考试试卷(1)
A 3B 3A 2B 2A 1B 1A 0B 0Y西南交通大学2012－2013学年第(2)学期考试试卷课程代码 2101095 课程名称 数字电子技术 考试时间 120 分钟阅卷教师签字：一、 单项选择题（每题2分，共20分）1. 欲对全班60个学生以二进制代码编码表示，最少需要二进制码的位数是（ ）。
A 、6B 、10C 、30D 、602. 将二进制数110101转换为8421BCD 码为（ ）。
A 、01010011B 、01101010C 、00110101D 、110101003．若将一个同或门（输入端为A,B ）当作反相器使用，则A 、B 端应（ ）。
A 、A 或B 中有一个接1； B 、A 和B 并联使用；C 、A 或B 中有一个接0；D 、同或门无法转换为反相器4. 符合下面真值表的门电路是（ ）。
A 、与门B 、或门C 、同或门D 、异或门 5．最小项''A BC D 的逻辑相邻最小项是（ ）。
A 、''AB CD B 、'''A BCD C 、'ABCD D 、'AB CD 6．函数F=AB+BC ，使F=1的输入ABC 组合为( ) A 、ABC=000 B 、ABC=010 C 、ABC=101 D 、ABC=1107. 设个四位二进制数A 3A 2A 1A 0和B 3B 2B 1B 0，问下图电路完成的功能是（ ）。
A 、两个四位二进制数相加B 、两个四位二制数相同比较C 、两个四位二进制数相减D 、两个四位二进制数大小比较8. 设某函数的表达式Y=A+B ,2D 3的班 级 学 号 姓 名密封装订线 密封装订线 密封装订线状态是（ ）。
(设A 接公共地址端低位A 0,B 接高位A 1) A 、0111 B 、1000 C 、1010 D 、01019．TTL 集成电路 74LS138 是３/８线译码器，译码器为输出低电平有效，若输入 为A 2 A 1 A 0 =101时，输出：为（ ）。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的历史状态D. 输出状态不依赖于电路的初始状态答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 255D. 256答案：B5. 以下哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路的历史状态B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的初始状态D. 输出状态依赖于电路的初始状态答案：C6. 在数字电路中，使用最多的触发器是（）。
A. SR触发器B. JK触发器C. D触发器D. T触发器答案：C7. 一个3线-8线译码器可以译码（）种不同的输入信号。
A. 3B. 4C. 8D. 27答案：C8. 以下哪个不是数字电路的优点？（）A. 高抗干扰性B. 高稳定性C. 低功耗D. 易于集成答案：C9. 在一个二进制计数器中，如果计数器从0开始计数，那么它的第一个状态是（）。
A. 0000B. 0001D. 0101答案：B10. 以下哪个不是数字电路设计中常用的简化方法？（）A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 电阻网络简化答案：D二、多项选择题（每题3分，共15分）11. 下列哪些是数字电路中常用的逻辑门？（）A. 与门B. 或门D. 异或门E. 与非门答案：ABCDE12. 在数字电路中，以下哪些因素会影响电路的稳定性？（）A. 电源电压波动B. 温度变化C. 信号传输延迟D. 电路的初始状态E. 电路的负载答案：ABDE13. 以下哪些是时序逻辑电路的基本组成元素？（）A. 触发器B. 计数器D. 译码器E. 编码器答案：ABC14. 在数字电路中，以下哪些是常用的计数器类型？（）A. 二进制计数器B. 十进制计数器C. 约翰逊计数器D. 环形计数器E. 移位寄存器答案：ABCD15. 以下哪些是数字电路设计中常用的测试方法？（）A. 功能测试B. 时序测试C. 静态测试D. 动态测试E. 模拟测试答案：ABCD三、填空题（每题2分，共20分）16. 在数字电路中，一个基本的与门电路有 ______ 个输入端和______ 个输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图a 图bV ILV IL装订线1111)()(1)()('+='++='+++'='+++'='+'++'=+'++'=CD A CD AB A CD AC AB C A D A C B C A D D A C BC C A CD D AC ABC C A F 2012—2013学年第2学期闽江学院考试试卷考试课程：数字逻辑电路试卷类别：A 卷☑ B 卷□ 考试形式：闭卷☑ 开卷□ 适用专业年级：11电子信息工程、11电子科学与技术、11电子信息科学与技术 班级 姓名 学号题号 一 二 三 四 总分 得分一、填空题18%（每空2分）得分1、(3A)16=( 58 )10，（-26）补= 11100110 B （用8位表示）。
2、如下图所示电路，a ）图中门电路为74LS 系列TTL 电路，b ）图中为74HC 系列的CMOS 电路，则有Y 1= 0 ， Y 2= 1 。
3、将1024×8位的RAM 扩展成4096×8位的RAM ，所采用的扩展方式为 字扩展 ，共需 4 片。
4、一个10位的DAC ，若U R ＝－5V ，当输入数字量为1000000000B 时，其输出电压为 2.5V 。
5、双积分型ADC 中，若计数器为10位二进制，时钟频率为1MH Z ，则转换器的最大转换时间是 2.048ms 。
若要求转换时间不得大于100us ，那么时钟信号的频率必须大于 20.48M Hz 。
二、选择题10%（每空2分） 得分（ B ）1. Verilog 语言设计一个二输入的或门，其核心语句为（ ）A 、Y=A ＆B ； B 、Y=A || B ；C 、Y=A ～ B ；D 、Y= A ! B ；（ B ）2.TTL 与非门扇出系数的大小反映了与非门（）能力的大小。
A 、抗干扰；B 、带负载；C 、工作速度；D 、应用范围（ C ）3. 已知某二变量输入逻辑门的输入 A 、B 及输出Y 的波形如下，试判断为何种逻辑门的功能。
（A ） 与非门；（B ）或非门； （C ）与门； （D ）异或门。
（ C ）4.下列等式不成立的是 。
（A ）B A B A A +='+ （B ）BC A C A B A +=++))(( （C ）BC AB BC C A AB +=+'+ （D ）1='++''+'B A AB B A B A （ B ）5．以下电路中，能够实现对CP 端时钟信号二分频的电路是三、化简题10%得分1、 公式法化简 CD D AC ABC C A F +'++'= (5’) 解：YA2A1A0S2S3S1Y0Y1Y2Y3Y4Y5Y6Y7C B C B D A F '+'+'+=A2A1A0S1S2S3Y0Y1Y2Y3Y4Y5Y6Y7:1C B A 1F1F2:12、卡诺图法化简F(A,B,C,D)=∑m (0,2,3,4,5,6,11,12)+ ∑d (8,9,10,13,14,15)(5’)2’四、电路分析与设计题62 % 得分 1、用3－8译码器74138和与非门实现多输出逻辑函数(要有设计过程) 8% C AB C B F C B A AC F '+''=''+=21 解：1、把函数变成最小项形式：2’ 2、令ABC=A 2A 1A 0 则有：2’3、电路如下图所示：4’2、有一下降沿触发的JK 触发器，已知CP ，J ，K 信号波形，画出Q 端的波形。
（设Q 的初始态为0）5%每个脉冲1分3、用PROM 设计一个组合逻辑电路，用来产生下列一组逻辑函数8%解：1、化成最小项4’2、电路如右图所示：4’00 01 11 10 00 1 1 1 01 1 1 1 11 1 X X X10 X X 1 X⎪⎪⎩⎪⎪⎨⎧+'''='''+'='+'+''=''+'=ABCD D C B A Y D C B A D ABC Y BCD A D BC D C B A Y C B A BC A Y 4321⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎨⎧+=+'''=+='''+'=+++='+'+''+''=+++=''+'''+'+''=15214414107676324321m m ABCDD C B A Y m mD C B A D ABC Y m m m mBCDA D ABC D BC A D CB A Y m m m m CDB A DC B A BCD A D BC A Y CP J 0 0K 0 tt Q 0tCD AB64027521m m m C AB C B A C B A F m m m C B A ABC C B A F ++='+''+'''=++=''++'=)()(64064064027527527521''''=++=++=''''=++=++=Y Y Y Y Y Y m m m F Y Y Y Y Y Y m m m F12CBA11ABQQ1JC11KDR cp1J C11K1JC 1K"1"DR 2F 1F "1"111Cr X1X2X3R1100K R26.2KR3100K48352674835267C110uF C23300pFA BC6V11RRR85621ⅠⅡ4、用两片74161构成同步66进制计数器。
74161芯片功能表如下。
6%解：整体清0法（异步)，计到66=01000010B 整体清零如图1或 2分整体置0法（同步），计到65=01000001B 整体置零如图2 2分图1 4分图2 4分5、由集成定时器555的电路如图所示，请回答下列问题。
11%1.555Ⅰ构成电路的名称（ ）；2.555Ⅱ构成电路的名称（ ）；3.定性地画出电路中A 、B 、C 的波形，并计算B 点输出波形的周期和C 点输出波形的脉宽答：1.555Ⅰ构成多谐振荡器 2分 2.555Ⅱ组成单稳态触发器 2分3.A ，B ，C 波形如图作波形3分各2分其中A 2 4CA B F⎪⎩⎪⎨⎧+='''='=)()(2121221QQAQQADQAD⎪⎩⎪⎨⎧+='''='==)()(21212*21*QQAQQAQQAQ21QQAY'=6、某地举办军民联欢会，票务部门要求军人持红票或者黄票可以入场；而群众只能持黄票入场，持红票不准入场，试用与非门．．．设计这个联欢会入场放行的逻辑控制电路。
11%解：1、设输入、输出变量如下A=1 军人A=0 群众B=1有红票B=0无红票C=1有黄票C=0无黄票F=1放行F=0不放行，故得真值表如下：4’2、用卡诺图化简及变换4’3电路如图所示3’7、分析如图所示电路的逻辑功能，要求写出电路的驱动方程、状态方程、输出方程、和状态转换表，画出电路的状态转换图。
13%解：1、驱动方程2’2、将驱动方程代入D触发器的特征方程得状态方程2’3、电路输出方程1’4、状态转换表5’5、状态转换图3’A B C F0 0 0 0 0 0 1 1 0 1 0 00 1 1 11 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 BCA00 01 11 100 0 1 1 01 0 1 1 1))((''⋅'=+=ABCABCY。