《数字逻辑》考试答案
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试A卷参考答案《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√]2、BCD码能表示0至15之间的任意整数[×]3、余3码是有权码[×]4、2421码是无权码[×]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[×]6、计算机主机与鼠标是并行通信[×]7、计算机主机与键盘是串行通信[√]8、占空比等于脉冲宽度除于周期[√]9、上升时间和下降时间越长，器件速度越慢[√]10、卡诺图可用来化简任意个变量的逻辑表达式[×]二、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。
2、欲表示十进制的十个数码，需要__4__个触发器。
3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。
4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。
5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。
6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。
7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。
8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。
9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端Q＝__1__，当_R、S同时由0变1_时，输出不定状态。
10、T触发器是由_JK_触发器的数据输入端短接而成。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
(完整word版)《数字逻辑》(第二版)习题答案
第一章1。
什么是模拟信号？什么是数字信号?试举出实例。
模拟信号—----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号.数字信号--—--指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如,在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态.●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低廉、使用方便、通用性好。
●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。
3。
数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能,可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合,而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路:电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。
4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用调整。
5。
把下列不同进制数写成按权展开形式。
（1） (4517.239）10（3) （325.744)8（2）（10110.0101）2（4) （785.4AF)16解答（1)（4517。
239)10 = 4×103＋5×102＋1×101＋7×100＋2×10—1＋3×10—2＋9×10—3（2)（10110.0101）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3)（325.744）8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8—3(4) (785。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中国石油大学（北京）远程教育学院《数字逻辑》期末复习题一、单项选择题1. TTL 门电路输入端悬空时，应视为( A )A. 高电平B. 低电平C. 不定D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ）A ．ABCDB ．D BC A C ．CD AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 165. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 106. 十进制数25用8421BCD 码表示为（B ）A.10 101B.0010 0101C.100101D.10101 7. 常用的BCD 码有（C ）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ）A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ）A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则B. 反演规则C. 对偶规则D. 加法规则 12．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A. [])E (D C B A F +⋅+⋅=B. [])E D (C B A F +⋅+⋅=C. [])E (D C B A F +⋅+⋅=D.[])E D (C B A F +⋅+⋅=13．组合逻辑电路一般由（ A ）组合而成。
A 、门电路B 、触发器C 、计数器D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）A 、AB B 、A+C C 、(A+B)(A+C)D 、B+C18．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0” B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”19．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关 20．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器 21．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器22．逻辑函数()()=++++++++=C B A C B A C)B C)(A B (A F ( A ) 。
A.)5,4,1,0(m ∏ B. m(0,1,4,5)∑C.()5,4m ∑D. A(B+C)23．已知函数--+=D C B A F ，根据反演规则得到的反函数是（ A ） A ．D)C ()B A (+⋅+-- B ．（A+B ）（C+D ） C ．B A -D ．CD B A -24．最小项D C B A 的逻辑相邻项是（ D ）A ．ABCDB ．D BC A C ．CD AB D ．BCD A 25．Mealy 型时序逻辑电路的输出( C )。
A.只与当前外部输入有关B. 只与电路内部状态有关C.与外部输入和内部状态都有关D. 与外部输入和内部状态都无关 26．逻辑函数()()()=++++++=C B A C B A C B A F ( A ) 。
A.)7,6,3(M ∏B. ()5,6,7m ∑C.()7,6,3m ∑D. A(B+C)27．JK 触发器在CP 脉冲作用下，欲实现n 1n Q Q =+，则输入信号不能为（ D ）A ．J=K=0B ．J=Q ，K=QC ．J=Q ,K=QD ．J=Q,K=0 28．逻辑函数ABC C AB BC A C B A C B A C)B,F(A,++++==（ A ）A ．∑m(0,1,3,6,7)B ．∏m(0,1,3,6,7)C ．∑m(6,7)D ．AB+C 29．下列触发器中没有约束条件的是（ D ） A 、基本RS 触发器 B 、主从RS 触发器C 、维持阻塞RS 触发器D 、边沿D 触发器30．欲得到D 触发器的功能，以下诸图中唯有图（ A ）是正确的A.B.C.D.31. 以下四个系列的 TTL 集成电路，其中功耗最小的为（ D ）A. CT74B. CT74HC. CT74SD. CT74LS 32. 下列门电路，不属于基本逻辑门的是（ A ）A. 异或门B. 与门C. 或门D. 非门 33．n 个变量函数的最小项是 ( C ) 。
A. n 个变量的积项，它包含全部n 个变量 B. n 个变量的和项，它包含n 个变量C.每个变量都以原、反变量的形式出现，且仅出现一次D. n 个变量的和项，它不包含全部变量34. 下图示触发器电路的特征方程Q n+1 =（ A ）A. B. C. D. T 35. 图示ROM 阵列逻辑图，当地址为A1A0=10时，该字单元的内容为（ C ）A. 1l10B. 111C. 1010D. 100 36. 译码器的逻辑功能是将（D ）A:输入的二进制代码译成对应输出的二进制代码 B:输入的高、低电平译成对应输出的二进制代码 C:输入的高、低电平译成对应输出的高、低电平 D:输入的二进制代码译成对应输出的高、低电平 37. =+++AB B A B A B A ________ （ A ）A. AB. BC. 1D.038. 由与非门构成的基本RS 触发器两个输入端1,0____==R S 时，触发器的状态为（ C ） A.0,1__==Q Q B.Q=1，=__Q 1 C. Q=0，=__Q 1 D. Q=0，=__Q 0nnQ T Q T +n TQ +Q TnQ27. 下图所示逻辑图输出为“1”时，输入变量ABCD取值组合为（C ）A. 0B. 101C. 1110D. 111132. 集电极开路门（OC 门）在使用时须在（ C ）之间接一电阻.A. 输出与地B. 输出与输入C. 输出与电源D. 输入与电源二、填空题1．组合电路中的险象可根据竞争冒险的原因不同分为静态险象和动态险象。
2．数字逻辑电路一般分为组合逻辑电路和时序逻辑电路。
3．组合逻辑电路的特点是在任何时刻电路产生的稳定输出信号仅与该时刻电路的___输入信号有关。
4．组合逻辑电路的分析和设计所用到的主要工具是真值表，而时序逻辑电路的分析和设计所要用到的工具主要是状态表和状态图。
5．如果决定某一事件发生的多个条件中，只要有一个或一个以上条件成立，事件便可发生，则这种因果关系称之为或逻辑。
6．将逻辑函数表达式F中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，则所得到的新的函数为原函数F 的反函数，这一规则称为反演规则。
7．时序电路一般由组合逻辑、存储器件和反馈回路三部分组成。
8．同步时序电路常用的方法有表格法和代数法。
9．判断一个电路是否可能产生险象的方法有代数法和卡诺图法。
2．两个带符号的二进制的真值N1=-01010，N2=+10011，则[N1]原= 101010，[N1]补= 110110，[N1]反=-110101，[N2]补= 010011。
3．十进制正数N=5493，它的对10的补数为[N10]补= 05493。
4．逻辑代数是一种二值代数系统，即任何逻辑变量的取值只有两种可能性，取值0或取值1。
5．描述逻辑函数的方法常用的方法有：逻辑表达式、真值表和卡诺图三种。
6．常用的触发器有D触发器、JK触发器、RS触发器和T触发器。
7．计数器按工作方式可分同步计数器和异步计数器 ;按其进位制可分为二进制计数器、十进制计数器和任意进制计数器 ;按其功能可分为：加法计数器，减法计数器和加/减可逆计数器等。
8．已知a=110，b=101,则a与b相或的结果为111 。
三、判断题1．判断两个逻辑函数是否相等，通常有两种方法，一种是列出输入变量所有可能的取值的组合；另一种是逻辑代数的公理，定理和规则证明（对）2．描述逻辑函数常用方法有逻辑表达式、真值表、卡诺图（错）3．如果一个具有n个变量的函数和项包含全部n个变量，每个变量都以原变量或反变量形式出现，且仅出现一次，则这个和项称为最小项（错）4．2421码的1011，其权展开式为3（错）5. 加法器是克服了空翻的寄存器( 错)6. 单向移位寄存器电路中没有组合逻辑电路( 对)7. 触发器的输出是现态函数. ( 对)8. 逻辑函数化简后的结果是唯一的. ( 错)3．如果一个具有n个变量的函数和项包含全部n个变量，每个变量都以原变量或反变量形式出现，且仅出现一次，则这个和项称为最大项（对）4．已知F=（A+B A+C·1），则F’=AB+A（C+0）（错）5．(30.7)8421码=（9.5）10（对）7. 锁存器是克服了空翻的寄存器( 对)8. 双向移位寄存器电路中没有组合逻辑电路( 错)11. 一个集成的二—十进制优先编码器有1个基本的输出端. ( 错)四、分析题1. 分析如图1给定的组合逻辑电路，写出输出P1，P2，P3，P4的逻辑表达式，并写出输出F的逻辑表达式。
根据图可知，P1，P2，P3，P4的逻辑函数表达式如下所以输出F的逻辑表达式为：2．输入变量中无反变量时，用与非门实现下列逻辑函数F（A，B，C，D）=∑m（2，3，5，6）F（A，B，C，D）=∑m（2，3，5，6）通过卡诺图化简，得到给定函数的最简“与或”表达式：合并上式中头部相同的“与”项，得到表达式：选择替代尾部因子，得到表达式：用与非门实现该函数表达式的逻辑电路图如下：3．设计一个序列检测器，用来检测串行二进制序列，要求每当连续输入3个（或3个以上）1时，检测器输出为1，否则输出为0，典典型输入序列如下： 输入X ：0 1 1 1 0 1 1 1 1 0 输出Z ：0 0 0 1 0 0 0 1 1 0 作出原始状态图。