电子技术基础-数字部分(第六版)-康华光第4章组合逻辑电路共6节
合集下载
数字电子技术第四章(阎石第六版)
' RBI • 灭零输入 ：置0时可将整数位或小数位多余 的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
数字电路-康华光-04组合逻辑电路分解
组合逻辑电路的设计
L0
【解】（4）画出逻辑电路图：
I0 I1
& 1 1 & 1
L1
1
&
I2
1
L2
L0 = I0
L1 = I0 I1
L2 = I0 I1 I2
数字电子技术
组合逻辑电路的设计
【例】试设计一个在楼上、楼下均能开关路灯的 控制逻辑电路，要求全用与非门实现。 【解】（1）列真值表：
特点：输出取决于 原来的状态
组成：组合电路 + 记忆元件
数字电子技术
组合逻辑电路的分析与设计
分析： 逻辑图 设计： 逻辑功能 逻辑图 逻辑功能
数字电子技术
组合逻辑电路的分析
逻辑图 逻辑功能
分析步骤：
1、由给定的逻辑图逐级写出逻辑关系表 达式。
2、用逻辑代数或卡诺图对逻辑函数进行 化简。 3、列出输入输出真值表并得出逻辑功能。
数字电子技术
组合逻辑电路的分析
真值表
逻辑功能
A 0 0 1 1
B 0 1 0 1
相同为“1” 相异为“0”
F 1 0 0 1
同或门
=1
F AB
数字电子技术
课 堂 练 习
& AB A
表达式 化简
分析下图的逻辑功能：
A B
&
AB
&
S AB AB
AB A ABB
& 1
AB
三个按键A、B、C按下时为“1”，不 按时为“0”。输出是F，多数赞成时是 “1”，否则是“0”。
数字电子技术
组合逻辑电路的设计
2、根据题意列出逻辑状态表： 真 值 表
电子技术基础模拟部分第六版康华光
Q 1
3 AVF
得 A(s)
A0
s
Q 0
1 s ( s )2
Q0 0
－20
－40 0.1
关于选择性
＋
vO
－ (AVF -1)R1
R1 同相比例 放大电路
0.5 1 2 5 Q＝10
1
/0
18
华中科技大学 张林
10.3.4 二阶有源带阻滤波电路
可由低通和高通并联得到 必须满足 L H
vI
低通
特征角频率
故，幅频相应为
A(j )
A0
1 ( )2 c
R1
Rf
－
＋ vI
R vP C
＋ 同相比例 ＋ 放大电路 vO RL
－
－
无源 RC 滤波电路
20lg|
A(j) A0
|/dB
0
－3
实际
理想 －20dB/十倍频程
－20
1
10 /C
6
华中科技大学 张林
10.2 一阶有源滤波电路
2. 高通滤波电路
2
华中科技大学 张林
10 信号处理与信号产生电路
10.1 滤波电路的基本概念与分类 10.2 一阶有源滤波电路 10.3 高阶有源滤波电路 *10.4 开关电容滤波器 10.5 正弦波振荡电路的振荡条件 10.6 RC正弦波振荡电路 10.7 LC正弦波振荡电路 10.8 非正弦信号产生电路
3
华中科技大学 张林
fcC1
fcC2
＋
vO
1
2
1
2
T3
C1 T4
C1 1 C2 1 j f
vi T1
T2
Cf －
电子技术基础数字部分第六版
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74AUC
低(超低)电压 速度更加快 负载能力强 抗干扰 功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
(1) VGS 控制沟道的导电性 vGS=0, vDS0, 等效背靠背连接的两个二极管, iD0。
vGS>0, 建立电场 反型层 vDS>0, iD 0。
沟道建立的最小 vGS 值称为开启电压 VT.
V DS
S
V GS G
D
N
N
P
n-沟 道
B 10
1. N沟道增强型MOS管的结构和工作原理
1. CMOS漏极开路门
1.）CMOS漏极开路门的提出 A
B
输出短接，在一定情况下会产
生低阻通路，大电流有可能导 致器件的损毁，并且无法确定 C
D
输出是高电平还是低电平。
VDD
T P1
TN1
1
与非门 G1
VDD
T P2
0
TN2
与非门 G2
35
（2）漏极开路门的结构与逻辑符号
漏极开路门输出连接
电路
逻辑符号
31
3.3.1 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
VDD
vi
基本逻辑
vo
功能电路
输入保护缓冲电路 基本逻辑功能电路 输出缓冲电路
32
电子技术基础数字部分第六版康华光
模数转换的实现
模拟信号 3V
模数转换器
00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑
0、1数码---表示数量时称二进制数
表示方式
---表示事物状态时称二值逻辑
a 、在电路中用低、高电平表示0、1两种逻辑状态
逻辑电平与电压值的关系（正逻辑）
电压(V) 二值逻辑
3、数字电路的分析、设计与测试
(1)数字电路的分析方法 数字电路的分析:根据电路确定电路输出与输入之间的逻辑关系。 分析工具：逻辑代数。 电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图。
(2) 数字电路的设计方法 数字电路的设计:从给定的逻辑功能要求出发，选择适当的 逻辑器件，设计出符合要求的逻辑电路。 设计方式:分为传统的设计方式和基于EDA软件的设计方式。
1.8万个电子管
保存80个字节
晶体管时代
器件
电流控制器件 —半导体技术
半导体二极管、三极管
半导体集成电路
电路设计方法伴随器件变化从传统走向现代
a)传统的设计方法： 采用自下而上的设计方法；由人工组装,经反复调试、验证、 修改完成。所用的元器件较多，电路可靠性差,设计周期长。
b)现代的设计方法： 现代EDA技术实现硬件设计软件化。采用从上到下设计方 法，电路设计、 分析、仿真 、修订 全通过计算机完成。
--数字电路可分为TTL 和 CMOS电路
从集成度不同 --数字集成电路可分为小规模、中规模、大规模、超
大规模和甚大规模五类。
集成度:每一芯片所包含的门个数
分类
小规模 中规模 大规模 超大规模
甚大规模
门的个数
典型集成电路
模拟信号 3V
模数转换器
00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑
0、1数码---表示数量时称二进制数
表示方式
---表示事物状态时称二值逻辑
a 、在电路中用低、高电平表示0、1两种逻辑状态
逻辑电平与电压值的关系（正逻辑）
电压(V) 二值逻辑
3、数字电路的分析、设计与测试
(1)数字电路的分析方法 数字电路的分析:根据电路确定电路输出与输入之间的逻辑关系。 分析工具：逻辑代数。 电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图。
(2) 数字电路的设计方法 数字电路的设计:从给定的逻辑功能要求出发，选择适当的 逻辑器件，设计出符合要求的逻辑电路。 设计方式:分为传统的设计方式和基于EDA软件的设计方式。
1.8万个电子管
保存80个字节
晶体管时代
器件
电流控制器件 —半导体技术
半导体二极管、三极管
半导体集成电路
电路设计方法伴随器件变化从传统走向现代
a)传统的设计方法： 采用自下而上的设计方法；由人工组装,经反复调试、验证、 修改完成。所用的元器件较多，电路可靠性差,设计周期长。
b)现代的设计方法： 现代EDA技术实现硬件设计软件化。采用从上到下设计方 法，电路设计、 分析、仿真 、修订 全通过计算机完成。
--数字电路可分为TTL 和 CMOS电路
从集成度不同 --数字集成电路可分为小规模、中规模、大规模、超
大规模和甚大规模五类。
集成度:每一芯片所包含的门个数
分类
小规模 中规模 大规模 超大规模
甚大规模
门的个数
典型集成电路
模电 康华光 第六版
＋
vs
－
vn －
Rsi
vp ＋
100k ip
信号
＋
RL 1k
vo
－
负载
有电压跟随器时 根据虚短和虚断 ip≈0，vp＝vs vo＝vn≈ vp＝ vs
2.3.2 反相放大电路
1. 基本电路
i2= i1 R2
vi
R1
ii=0 vn＋ －
ii
vp
＋
i1 R1
N i2
R2 O
虚短
＋
＋
vn≈vp＝0
vo
vi －
2.3.1 同相放大电路
1. 基本电路
vp ＋
＋
＋
v－id －
vi －
R2
vn
R1
vo
＋
vi
vp
ip →
＋
vid=0
－
→in
＋ －
－
Avo(vp－vn)
＋
vo
－
iR R2
vn= vi R1
iR
vn R1
vi R1
（a）电路图
（b）小信号电路模型
2.3.1 同相放大电路
2. 几项技术指标的近似计算
N
i1
i4
vo
2.4.1 求差电路
一种高输入电阻的差分电路 如何提高输入电阻？
vi2
＋
A2
vi2
R2 P
R3
－
i2 vp
i3 +
vo
A3
vn
-
vi1
＋
R1
R4
A1
vi1
－
N
i1
i4
2.4.2 仪用放大器
电子技术基础(数字)康华光课后答案
（A）
（B）
（C）
（D）
解：对于图题 3.1.12（a）所示的 CMOS 电路，当 EN =0 时， TP2 和TN 2 均导通，
TP1 和 TN1 构成的反相器正常工作，L= A ，当 EN =1 时，TP2 和TN 2 均截止，无论
A 为高电平还是低电平，输出端均为高阻状态，其真值表如表题解 3.1.12 所示， 该电路是低电平使能三态非门，其表示符号如图题解 3.1.12（a）所示。
A
L
00Βιβλιοθήκη 1010
1
0
1
1
高阻
3.1.12（a）
A
L
0
0
0
0
1
1
1
0
高阻
1
1
高阻
3.1.12（b）
EN A
0
0
L 高阻
0
1
高阻
1
0
0
1
1
1
3.1.12（c
A
L
0
0
1
0
1
0
1
0
高阻
1
1
高阻
3.1.12（d）
3.2.2 为什么说 TTL 与非门的输入端在以下四种接法下，都属于逻辑 1：（1）输 入端悬空；（2）输入端接高于 2V 的电源；（3）输入端接同类与非门的输出高电 压 3.6V；（4）输入端接 10kΩ 的电阻到地。 解：（1）参见教材图 3.2.4 电路，当输入端悬空时，T1 管的集电结处于正偏，Vcc 作用于 T1 的集电结和 T2，T3 管的发射结，使 T2，T3 饱和，使 T2 管的集电极 电 位 Vc2=VcEs2+VBE3=0.2+0.7=0.9V ， 而 T4 管 若 要 导 通 VB2=Vc2≥VBE4+VD=0.7+0.7=1.4V，故 T4
康华光数字电子技术第六版
•字线与位线的 交点都是一个 存储单元。
•交点处有 MOS管相当存 0，无MOS管 相当存1。
该存储器的容量=?
字线
Y0A7A3源自4 线Y1A6
A2
| 16
•
线
•
A5
A1 译
•
码
A4
A0 器
Y 14
Y 15
+VDD
存储
R
R •••
R 矩R 阵
位线
•••
A3
S3 I0
I1
I14
I15
A2
S2
16 线 -1 线 数 据 选 择 器
7.1 只读存储器
7.1.1 ROM的基本结构 7.1.2 二维译码与存储阵列 7.1.3 可编程ROM 7.1.4 ROM的读操作实例 7.1.5 ROM的应用举例
7.1 只读存储器
SRAM (Static RAM)：静态RAM
存储器
RAM
(Random-Access Memory)
DRAM (Dynamic RAM)：动态RAM 固定ROM
几个基本概念：
字：计算机中作为一个整体被存取传送处理的一组数据 。
字长：一个字所含的位数称为字长。4位 字数：字的总量。 25 23= 256 字数=2n （n为地址线的总数） 地址：每个字的编号。
存储容量（M)：存储单元的数目。 存储容量（M)＝字数×位数
A5
A6
A7
Y0
A4
行 X0
A3
地 X1 址·
0
1000
1100
0
1001
1101
0
1010
1111
0
1011
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.1 组合逻辑电路分析
4.1.1 组合逻辑电路的定义
组合逻辑电路的一般框图
AZBiblioteka BCA A21
L1 L2
组合逻辑电路
L
An
Lm
结构特征:
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
1、输出、输入之间没有反馈延迟通路，
2、不含记忆单元
工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只取 决于同一时刻的输入状态而与电路原来的状态无关。
Z
B
例1 分析如图所示逻辑电路的功能。 C
L
解：1.根据逻辑图写出输出函数的逻辑表达式
LZC
A B C ZAB L(ABC)
(AB)C
000
0
0
ABC
001
0
1
2. 列写真值表。
010
1
1
011
1
0
3. 确定逻辑功能：
100
1
1
输入变量的取值中有奇数 1 0 1
1
0
个1时，L为1，否则L为0, 1 1 0
4 组合逻辑电路
4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争和冒险 4.4 若干典型的组合逻辑电路 4.5 组合可编程逻辑器件 4.6 用Verilog HDL描述组合逻辑电路
教学基本要求
1.熟练掌握组合逻辑电路的分析方法和设计方法 2.掌握编码器、译码器、数据选择器、数值比较器和加 法器的逻辑功能及其应用； 3.学会阅读器件的功能表，并能根据设计要求完成电路 的正确连接。 4.掌握可编程逻辑器件的表示方法,会用PLD实现 组合逻辑电路
B2 G3 G2 G3 G2
B1
G1
0011
1100 0 0 1 1 G2 G3 1 1 0 0
B0
G1
0101
1010 0 1 0 1 G2 G3 1 0 1 0
B0
G0
B1 G3 G2 G1 G3 G2 G1 G3 G2 G1 G3 G2 G1
( G3 G2 G3 G2) G1 G3 G2 G3 G2) G1 G3 G2 G1
资源的数目和连线。
1、单输出电路
L ABCD ABCD
A B C D
B0 G3 G2 G1 G0
(3) 根据逻辑表达式，画出逻辑图
用异或门代替与门和或门能使逻辑电路比较简单。考虑 相同乘积项 可以减少门电路数目，降低实现电路的成本。
G3
B3
G2
B2
G1
B1
G0
B0
4.2.2 组合逻辑电路的优化实现
用指定芯片中特定资源实现逻辑函数，使电路的成本低并且
工作速度快。因此需要对逻辑表达式进行变换，以减少芯片
二、组合逻辑电路的设计步骤 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、简化和变换逻辑表达式，画出逻辑图。
例1 某火车站有特快、直快和慢车三种类型的客运列车进出， 试设计一个指示列车等待进站的逻辑电路，当有两种或以上 的列车等待进站时，要求发出信号，提示工作人员安排进站 事宜。 解：（1） 逻辑抽象。 输入信号: A、B、C分别表示特快、直快和慢车，且有进站请 求时为1，没有请求时为0。
4.1.2 组合逻辑电路的分析方法
一. 组合逻辑电路分析 根据已知逻辑电路，经分析确定电路的逻辑功能。 二. 组合逻辑电路的分析步骤： 1、 由逻辑图写出各输出端的逻辑表达式； 2、 化简和变换逻辑表达式； 3、 列出真值表； 4、 根据真值表或逻辑表达式，经分析最后确定其功能。
三、组合逻辑电路的分析举例 A
输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
逻辑电路真值表
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
输入 G3 G2 G1 G0 1100 1101 1111 1110 1010 1011 1001 1000
输出信号: L表示进站状况，有两种以上的车进站为1，否则为0。
（2）根据题意列出真值表 (3) 写出输出逻辑表达式,并化简。
LA B C A B CAC B AB L= AB+AC+BC
(4) 根据输出逻辑表达式画出逻辑图。 表达式为最简与或式，用与门和或门实现两级“与-或” 结构的最简电路如图。
0
0
电路具有为奇校验功能。 1 1 1
0
1
如要实现偶校验，电路应做何改变？
例2 试分析下图所示组合逻辑电路的逻辑功能。
解：1、根据逻辑电路写出各输出端的逻辑表达式，并进 行化简和变换。
X=A
A
X
B
Y
YAB AB
C Z
Z AC AC
2、列写真值表
真值表
AB C XY Z
X=A
0 0 0 00 0
0 0 1 00 1
输出 B3 B2 B1 B0
1000 1001 1010 1011 1100 1101 1110 1111
(2) 画出各输出函数的卡诺图，并化简和变换。
B3
G1
0000
0000 1 1 1 1 G2 G3 1 1 1 1
G0
B2
G1
0000
1111 0 0 0 0 G2 G3 1 1 1 1
G0
B3 G3
真值表
AB C XY Z
0 0 0 00 0 0 0 1 00 1 0 1 0 01 0 0 1 1 01 1 1 0 0 11 1 1 0 1 11 0 1 1 0 10 1 1 1 1 10 0
4.2 组合逻辑电路的设计
4.2.1 组合逻辑电路的设计过程 一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。
YAB AB ABAB 0 1 0 0 1 0
ZACAC ACAC
0 1 1 01 1 1 0 0 11 1
1 0 1 11 0
1 1 0 10 1
1 1 1 10 0
3、确定电路逻辑功能 这个电路逻辑功能是对输入 的二进制码求反码。最高位为 符号位，0表示正数，1表示负 数，正数的反码与原码相同； 负数的数值部分是在原码的基 础上逐位求反。
A L
B C
例2 试设计一个码转换电路，将4位格雷码转换为自然二进 制码。可以采用任何逻辑门电路来实现。
解：(1) 明确逻辑功能，列出真值表。 设输入变量为G3、G2、G1、G0为格雷码，
输出变量B3、B2、B1和B0 为自然二进制码。 当输入格雷码按照从0到15递增排序时， 可列出逻辑电路真值表