第三章FPGA开发基础
fpga工程师基础知识
fpga工程师基础知识FPGA工程师基础知识FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，具有灵活性和可重构性，被广泛应用于数字电路设计和开发中。
作为一名FPGA工程师，掌握基础知识是至关重要的。
本文将介绍FPGA工程师所需的基础知识，包括FPGA的概念、工作原理、开发流程以及相关工具和技术。
一、FPGA的概念FPGA是一种可编程逻辑器件，它由一系列可编程逻辑门、存储单元和输入/输出接口组成。
与传统的固定逻辑电路不同，FPGA可以根据用户的需求进行编程，实现各种功能和逻辑运算。
FPGA的灵活性使其成为数字电路设计和开发中的重要工具。
二、FPGA的工作原理FPGA的基本单元是可编程逻辑门，如与门、或门、非门等。
这些逻辑门可以通过编程连接起来，形成复杂的逻辑电路。
FPGA中的存储单元用于存储逻辑电路的状态和数据。
通过配置FPGA中的逻辑门和存储单元，可以实现所需的功能。
FPGA的工作原理可以简单描述为以下几个步骤：1. 设计：首先，FPGA工程师需要使用HDL（硬件描述语言）如VHDL或Verilog来描述所需的逻辑电路。
设计包括逻辑电路的功能、输入输出接口和时序要求等。
2. 综合：设计完成后，需要使用综合工具将HDL代码转换为逻辑门级的表示。
综合工具将根据目标FPGA的特性和约束生成逻辑网表。
3. 布局与布线：在布局阶段，将逻辑网表映射到FPGA芯片的物理结构上。
在布线阶段，将逻辑网表中的逻辑门通过可编程连接资源连接起来。
4. 配置：配置是将设计好的逻辑电路下载到FPGA芯片上的过程。
FPGA芯片内部有一块非易失性存储器（通常是SRAM），用于存储逻辑电路的配置信息。
5. 运行：配置完成后，FPGA开始运行用户设计的逻辑电路。
FPGA 的输入和输出通过引脚与外部电路连接。
三、FPGA开发流程FPGA的开发流程通常包括以下几个步骤：1. 确定需求：明确所需的功能和性能要求。
《FPGA入门学习》课件
LED闪烁设计
总结词
通过LED闪烁设计，掌握FPGA的基本控制功能和数字逻辑设计。
详细描述
LED闪烁设计是FPGA入门学习的基本项目之一，通过该设计，学习者可以了解FPGA的基本控制功能 ，掌握数字逻辑设计的基本原理和方法。LED闪烁设计通常涉及到LED灯的驱动和控制，需要学习者 掌握基本的数字逻辑门电路和时序控制。
FPGA具有并行处理和高速计算的优点，适 用于数字信号处理中的实时信号处理和算 法加速。
数字滤波器设计
频谱分析和正交变换
FPGA可以实现高性能的数字滤波器，如 FIR滤波器和IIR滤波器，用于信号降噪和特 征提取。
FPGA可以高效地实现FFT等正交变换算法 ，用于频谱分析和信号频率成分的提取。
图像处理应用
优化设计技巧
时序优化
讲解如何通过布局布线、时序分析等手段优化 FPGA设计，提高时序性能。
资源共享
介绍如何通过资源共享减少FPGA资源占用，提 高设计效率。
流水线设计
讲解如何利用流水线设计技术提高系统吞吐量。
硬件仿真与调试技术
仿真工具使用
介绍常用HDL仿真工具（如ModelSim）的使用方法 。
03
CATALOGUE
FPGA开发实战
数字钟设计
总结词
通过数字钟设计，掌握FPGA的基本开发流程和硬件描述语言的应用。
详细描述
数字钟设计是FPGA入门学习的经典项目之一，通过该设计，学习者可以了解FPGA开 发的基本流程，包括设计输入、综合、布局布线、配置下载等。同时，数字钟设计也涉 及到硬件描述语言（如Verilog或VHDL）的应用，学习者可以掌握基本的逻辑设计和
基础语言。
FPGA开发流程
FPGA基础ppt课件
Synplify pro 界面
Synplify Pro Features
Synplify Premier 界面
Synplify Premier Features
Quartus II 的界面
Quartus II Features
主要功能
1)可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路 描述，并将其保存为设计实体文件； 2) 功能强大的逻辑综合工具； 3)完备的电路功能仿真与时序逻辑仿真工具； 4)定时/时序分析与关键路径延时分析； 5)可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析； 6)支持软件源文件的添加和创建，并将它们链接起来生成编程文件； 7)使用组合编译方式可一次完成整体设计流程； 8)自动定位编译错误； 9)高效的期间编程与验证工具； 10)可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件； 13)能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
内容
什么是FPGA? 实验室现有的FPGA型号 Altera FPGA 的使用和相关软件介绍 FPGA开发板操作演示
FPGA开发板操作演示
以下进行FPGA开发的具体操作演示
5）时序验证，其目的是保证设计满足时序要求，即setup/hold time符合要求，以便 数据能被正确的采样。时序验证的主要方法包括STA（Static TimingAnalysis）和后 仿真。在后仿真中将布局布线的时延反标到设计中去，使仿真既包含门延时，又包含 线延时信息。这种后仿真是最准确的仿真，能较好地反映芯片的实际工作情况。仿真 工具与综合前仿真工具相同。
FPGA的结构特点
FPGA通常包含三类可编程资源：可编程逻辑功能 块、可编程I/O块和可编程互连。可编程逻辑功能 块是实现用户功能的基本单元，它们通常排列成 一个阵列，散布于整个芯片；可编程I/O块完成芯 片上逻辑与外部封装脚的接口，常围绕着阵列排 列于芯片四周；可编程内部互连包括各种长度的 连线线段和一些可编程连接开关，它们将各个可 编程逻辑块或I/O块连接起来，构成特定功能的电 路。
FPGA开发入门教程
Altera FPGA开发入门教程目录目录第一章 Altera FPGA 开发流程概述 (1)1.1 你需要准备的 (1)1.2 Altera FPGA 基本开发流程 (1)第二章 QuartusII 软件安装教程 (4)第三章 完成第一个FPGA设计 (20)3.1 启动和建立QuartusII工程 (20)3.2 编辑我们的设计文件 (27)3.3 综合、布局布线 (30)3.4 引脚约束 (34)3.5 再次综合、布局布线 (37)第四章 配置FPGA (38)4.1 JTAG配置 (38)4.2 JIC烧写 (42)第一章Altera FPGA 开发流程概述本章介绍Altera FPGA的最基本最简单的开发流程，目的在于让您更直观了解FPGA开发设计过程，最快上手FPGA开发，最快找到感觉：-）1.1你需要准备的●兴趣无需多言，兴趣是最好的老师！●基本电路知识学习FPGA最好能懂一些模拟电路和数字电路的基础知识，比如知道什么是高电平、低电平、逻辑门、触发器、电阻电容、发光二极管等。
只需基本概念即可，不要求你是专家。
当然，如果你有单片机之类的开发经验，那会更好！●Verilog语言是的，我们用Verilog进行FPGA设计。
因为近年来，Verilog的使用率已经远远超过VHDL。
你不需要太精通Verilog的语法，但是你需要用硬件的思维来学习和使用Verilog。
在接下来的FPGA学习中，我们会反复强调这一点，以便带给你更深的体会。
●硬件平台纸上得来终觉浅。
一块优秀而又易用的入门级FPGA开发板，会祝您一臂之力！1.2A ltera FPGA 基本开发流程图1- 1展示了Altera FPGA的基本开发流程。
12图1- 1 Altera FPGA 基本开发流程这个流程可能是你看过类似教程中最简单的流程。
是的，为了让学者能直观了解FPGA 设计流程、快速入门，我们简化了一些东西，但它已经基本完整了。
FPGA基础知识
F PG A基础知识(总14页) -CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除（一）查找表LUT和编程方式第一部分：查找表LUTFPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。
由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。
查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。
通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。
根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算，最多只可能存在2n种结果。
所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。
FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。
查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。
目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。
例1-1给出一个使用LUT实现4输入与门电路的真值表。
从中可以看到，LUT具有和逻辑电路相同的功能。
实际上，LUT具有更快的执行速度和更大的规模。
FPGA开发入门教程
FPGA开发入门教程FPGA（Field-Programmable Gate Array）是一种可重新配置的集成电路，能够根据用户需求实现不同的功能。
作为硬件开发的重要技术之一，FPGA具有灵活性高、性能强、功耗低等优点，因此受到了广泛的关注和应用。
本文将介绍FPGA开发的入门教程，帮助初学者快速上手FPGA开发。
第一步：了解FPGA第二步：选择开发工具和开发板FPGA开发需要选择合适的开发工具和开发板。
常用的FPGA开发工具有Xilinx的Vivado和Altera的Quartus等。
这些工具提供了图形化界面以及一些示例代码，方便用户进行开发和调试。
开发板是用户在FPGA开发中搭建硬件平台的重要部分，通过开发板可以将FPGA芯片与其他外设相连接，进行实际的验证和测试。
选择开发工具和开发板时要考虑到自己的需求和预算。
第三步：学习HDL编程语言HDL（Hardware Description Language）是用于描述数字电路的编程语言，FPGA开发中常用的HDL有Verilog和VHDL。
要掌握FPGA开发，我们必须学习和熟悉HDL编程语言。
HDL语言可以描述数字电路的结构、功能和时序等信息，通过HDL编写的代码可以被FPGA开发工具转化成对应的硬件电路。
学习HDL编程语言需要掌握其语法规则和基本概念，理解时序逻辑和组合逻辑的原理，并通过练习和实践进行巩固。
第四步：学习FPGA开发流程第五步：完成第一个FPGA项目通过以上几个步骤的学习和实践，我们已经具备了进行FPGA开发的基本能力。
接下来我们可以尝试完成一个简单的FPGA项目，例如实现一个LED闪烁的功能。
我们可以使用HDL语言编写一个简单的计数器，将计数值输出到FPGA开发板上的LED灯，通过改变计数值的频率实现LED的闪烁。
完成这个项目可以加深对FPGA开发流程的理解，并为后续更复杂的项目奠定基础。
总结FPGA开发入门需要掌握FPGA的基本概念和工作原理，选择合适的开发工具和开发板，学习HDL编程语言，了解FPGA开发流程，并通过实践完成一个简单的FPGA项目。
《FPGA基础知识》课件
FPGA应用实例
计算机视觉中的FPGA
FPGA广泛用于图像处理和机 器视觉领域，能够提供高性 能和低功耗的图像处理解决 方案。
信号处理中的FPGA
FPGA可以通过高速并行处理 技术实现大规模信号处理， 有利于提高信号处理速度和 精度。
FPGA未来发展方向
1 面向高性能计算的FPGA
随着计算机科学的发展，FPGA在高性能计算、人工智能领域有着巨大的发展潜力。
2 面向云计算的FPGA
随着云计算的普及，FPGA被用于提高云计算的计算速度和存储容量。
总结
FPGA的优点与缺点的总结
FPGA的应用前景展望
在使用FPGA应用时，需要充分评估其优点和缺点， 未来，FPGA将继续发挥其在高性能计算、人工智
FPGA的应用领域
FPGA广泛用于数字信号处理、网络通信、图像处理、高性能计算等领域。
FPGA基本构成
CLB(配置逻辑块)
CLB是FPGA中最基本 的逻辑单元，由LUT 和FF组成，用于实 现逻辑和存储功能。
IOB(输入输出块)
IOB是FPGA中的输入 输出单元，用于实 现芯片与外界的通 信。
LUT(查找表)
FPGA基础知识
FPGA(Field-Programmable Gate Array)是一种可编程芯片，因其灵活性、低功耗 和高性能被广泛应用。
FPGA简介
什么是FPGA？
FPGA是一种可编程逻辑芯片，由可编程逻辑单元(CLUT)、IO单元(IOB)和时钟管理器(DCM)组 成。
FPGA的历史
FPGA诞生于1985年，自那以后，FPGA在各个领域得到了广泛应用。
Quartus II软件环境
FPGA的基本原理(详细+入门)
精选2021版课件
ห้องสมุดไป่ตู้
20
十、 FPGA的集成度
• 门阵等效门：一个门阵等效门定义为一 个两输入端的“与非”门。
• 系统门：是芯片上门的总数，是厂家指 定给器件的一个门数。
精选2021版课件
21
十一、FPGA的封装
1、引脚数：FPGA芯片总的引脚数。
2、用户I/O数：指除了电源引脚、特殊功能引脚外的引 脚，这些引脚可根据用户的需要进行配置。
l PAL 即 Programmable array logic，是70年代末80年代初由Monolithic Memories Inc。（现为AMD的一部分）首先推出。它是一种熔丝可编 程的器件，采用双极性工艺生产，可用来把几片分立的TTL电路集成 到一片PAL中。PAL是一次性编程的可编程逻辑器件。
• 当b=1时： y= s a + s =a + s
当b=1时，二选一可完成“或门”的功能。
精选2021版课件
10
2) ACT1 的逻辑模块：
• 下图为Actel公司生产的ACT1系列FPGA的逻辑模块框图，ACT1 逻辑模块由三个二选一多路选择器和一个或门组成，是一个有8个 输入一个输出的电路，它可实现两输入、三输入和四输入的与、 或门、与非、或非门、与或门、或与门等，也可实现D型锁存器， 用两个模块可实现各种类型的D触发器。
19
九、 FPGA内部的时钟网络
• FPGA内部的时钟网络
– 为时序电路提供大驱动能力、时钟歪斜小的 时钟，或者用作大驱动全局信号，如：reset， output，select signal。
– 具有时钟网络是实现同步设计的基础。
• 时钟网络数：
1：A40MX02 2：A42MX24 3：A54SX32A
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章FPGA开发基础一．FPGA开发方法1）原理图设计1.元件和（）都是元件库中的结构单元。
（）a)宏b)Silcesc)CLBd)IOB2.（）有固定映射和相对布局。
（）a)相关布局宏b)IP COREc)软宏d)HDL代码3.请问下面哪一项不是Xilinx FPGA的主要组成部分.（）A)可编程输入输出单元B)基本可编程逻辑单元C)嵌入式块RAMD)查找表4.请问下列哪一项属于Xilinx FPGA的芯片。
（）A)StratixB)SpartanC)APEXD)MAX5.下面有关Xilinx FPGA Spartan芯片说法错误的是。
（）A)主要面向低成本的中低端应用B)采用了先进的45nm制造技术C)Spartan-3E内有专用乘法器D)Spartan-3E内有专用块RAM资源6.下列说法正确的是。
（）A)从IP核的提供方式上，可以分为软核，硬核和固核。
B)Isimulator属于ISE自带的仿真工具，其功能比ModelSim更加强大。
C)Isimulator的默认仿真时间为10us。
D)不能通过FPGA Editor在目标器件上增加探针来监测信号状态。
7.下列说法错误的是。
（）A)适当的使用全局时钟约束可以提高系统的性能。
B)静态时序分析可以对综合后的HDL代码进行关键路径分析。
C)对HDL代码进行综合时，XST不会对代码进行综合优化，该过程由后续floorplaner软件进行。
D)可以通过使用PACE对FPGA的设计布局进行改变。
8.现在市场主流的Xilinx FPGA中的LUT是几输入的？（）A）3B）4C）5D）62）HDL设计9.下面哪一种软件不是HDL代码综合器？（）a)XSTb)FPGA Expressc)ECSd)Synplify10.在ISE中可以使用Xilinx提供的硬件原语，帮助系统性能的提升，下面原语中哪项是带异步复位和置位的D触发器.（）A)FDCPEB)FDCEC)FDRSED)FDRSE_111.在ISE中可以使用Xilinx提供的硬件原语，帮助系统性能的提升，下面原语中哪项是带同步复位和置位的D触发器.（）A)FDCPE_1B)FDCEC)FDRSED)FDCPE12.为了提高系统时钟的扇出数，可以使用全局时钟缓冲，下面原语中哪项是无时钟使能的全局时钟缓冲器.（）A)BUFGMUXB)BUFGCEC)BUFCFD)BUFG13.在Xilinx FPGA中，单片块RAM的容量为（）。
A)16kbB)18kbC)24kbD)36kb14.在Xilinx FPGA中，单片块RAM的位宽最大不能超过（）。
A)16bitB)24bitC)36bitD)64bit15.请问下面哪一项是Xilinx FPGA的基本逻辑单元.（）A)SliceB)CLBC)IOBD)DLL二．FPGA开发工具1）FPGA工程创建16.请问下列哪个软件不属于Xilinx公司。
（）a)CORE Generaterb)XSTc)Quartus IId)ChipScope Pro17.新建文件时，要求用户选择文件类型，下列文件意义不正确的一项是。
（）a)BMM：块存储映射文件，用于将单个RAM连成更大的存储单元b)MEM：存储器初始化文件，用于初始化RAM/ROMc)State diagram：状态图类型d)Verilog Module：Verilog模块类型，用于编写Verilog代码18.在ISE主设计界面中，通过点击（）菜单可以对工程进行各个操作。
（）a)Viewb)Sourcec)Editd)Project19.在ISE主设计界面中，通过点击（）菜单下的Language Templates可以打开语言模板。
（）a)Viewb)Sourcec)Editd)Project20.在ISE主设计界面中，下列哪个菜单主要管理ISE软件的视图。
（）a)Viewb)Sourcec)Editd)Project21.在ISE主设计界面中，下列哪个菜单主要用于源代码的开发。
（）a)Viewb)Sourcec)Editd)Project22.在ISE的主界面下，下面哪一项不是源文件（source）子窗口的功能。
（）A)source标签显示工程名，指定的芯片和设计有关的文档B)snapshots标签显示目前所打开文件的快照C)library标签显示与当前打开工程相关的库D)tcl shell标签是交互控制台23.在ISE的主界面下，下面哪一项不是处理（process）子窗口的功能。
（）A)显示警告，错误和信息B)增加已有的文件C)用户约束文件D)查看设计总结24.在ISE的主界面下，下面哪一项不是脚本（transcript）子窗口的功能。
（）A)Warning标签只显示警告信息B)Error标签只显示错误消息C)library标签显示与当前打开工程相关的库D)Tcl shell标签是与设计人员的交互控制台25.在ISE的主界面下，下面哪一项不是工作区（workspace）子窗口的功能。
（）A)提供了文本编辑器的功能B)显示警告，错误和信息C)提供了ISE仿真器/波形编辑器的功能D)提供了原理图编辑器的功能26.在ISE主界面下，新建一个工程，会弹出Devices Properties对话框，下面哪个选项不属于Devices Properties对话框中的。
（）A)synthesis toolB)project locationC)simulatorD)preferred language2）功能仿真工具ISimulator27.Isimulator的默认仿真时间为（）。
a)1usb)10usc)100usd)1ms28.下面关于Isimulation说法不正确的是。
（）a)Isimulation是ISE自带的仿真工具b)Isimulation可以使用testbench waveform文件进行仿真c)Isimulation的默认仿真时间为10usd)可以使用Isimulation对HDL输入和原理图输入进行行为仿真29.下面关于功能仿真说法错误的是。
（）a)功能仿真只对初步的功能进行检测，没有延时信息b)仿真前需要利用波形编辑器和HDL等建立波形文件核测试向量c)是在综合编译之后对用户所设计的电路进行逻辑功能验证d)仿真后输出波形，便于观察各个节点信号的变化30.下面关于综合后仿真说法错误的是。
（）a)综合后仿真检查综合结果是否和原设计一致b)综合后仿真可以估计门延时带来的影响c)综合后仿真不能估计布线后的线延时d)综合后仿真也称为后仿真31.下面有关时序仿真与验证说法错误的是。
（）a)时序仿真也称为后仿真b)时序仿真能较好的反映芯片的实际工作情况c)通过时序仿真，分析时序关系，可以估计系统的性能，检查消除竞争冒险d)时序仿真既是板级仿真3）IP核配置工具Core Generator32.从IP核的提供方式上，IP核可以分成3类，请问下列哪一项不属于IP核。
（）a)软核b)固核c)硬核d)嵌入核33.数字时钟管理模块的英文简称是（）a)DFSb)DCMc)DPSd)DLL34.下列哪个不可以由核生成器生成。
（）a)FIFOb)PicoBlazec)ROMd)DSP48 macro35.下面对数字时钟管理模块说法不正确的一项是。
（）a)可以实现零时钟偏移，消除时钟分配延迟b)实现时钟的闭环控制c)时钟可以映射到PCB上用于同步外部芯片d)DLL模块的功能比数字时钟管理模块的功能更加强大36.下面哪种文件类型可以用来初始化Xilinx BRAM。
（）a)mifb)hexc)coed)bin37.下面关于Xilinx IP Core生成器说法不正确的是。
（）a)IP Core生成器提供了大量的成熟，高效的IP core供用户调用b)IP Core的仿真主要运用Core Generater的仿真模型来完成c)综合器会把IP Core和HDL代码同样看待，进行综合编译d)IP Core一般采用参数可配置的结构，方便用户调用38.使用Core Generater配置的单端口RAM，其各端口作用说法错误的是。
（）a)WE为写使能信号b)SSR为置位信号c)EN为单口RAM使能信号d)DI为要写入数据39.使用Core Generater配置的简单双端口RAM，下列说法错误的是。
（）a)简单双端口RAM也被称为伪双端口RAMb)两个端口都支持进行读写c)支持不同的端口宽度设置d)具有一个写使能和一个读使能40.使用Core Generater配置的真正双端口RAM，下列说法错误的是。
（）a)两个端口都支持读写操作b)不支持不同的端口宽度设置c)两个端口支持读写操作的任何组合d)两个端口均有各自独立的读写信号控制线41.使用Core Generater配置的FIFO，下列说法错误的是。
（）a)FIFO只使用了FPGA的BRAM资源，没有使用其他逻辑资源b)数据存储部分采用简单双端口模式c)有两个数据端口，一个端口只读，一个端口只写d)具备FULL和EMPTY指示信号42.使用Core Generater配置的乘加器，下列说法错误的是。
（）a)18x18，两个补码乘法器具有完全准确的36位结果b)有40多个动态用户控制器操作模式c)多精度乘法器和算法支持18位操作数右移位d)对称智能舍入支持更高的计算精度43.有几种方法可以调用Core Generater。
（）a) 1b) 2c) 3d) 444.下面选项中哪一个不是IP核的主要来源。
（）A)前一个设计创建的模块B)FPGA生产厂商的提供C)第三方IP厂商的提供D)设计人员独立编写的IP45.下面哪一项属于硬核。
（）A)picoblazeB)microblazeC)powerPCD)ATC246.下面哪一项不属于IP核的提供形式。
（）A)IP核的RTL级代码B)未布局布线的网表级IP核C)布局布线后的网表级IP核D)用户自己编写的IP核4）逻辑综合工具XST47.在ISE的主界面的process子窗口的synthesis工具不可以完成下面哪个任务。
（）a)检查语法b)查看寄存器传输级原理图c)查看FPGA资源使用情况d)查看静态时序分析报告48.下面关于综合说法错误的是。
（）a)综合就是将较高级抽象层次的描述转化为较低层次的描述b)为了能转化成标准的门级结构网表，HDL程序必须写成符合特定综合器所要求的风格c)常用的综合工具有NC-Verilog，Synplify及FPGA厂家的综合工具d)对RTL级的HDL程序的综合时很成熟的技术49.使用XST进行综合时，希望对FPGA进行面积优化，应该更改综合选项参数中的（）选项的内容为area；（）a)Optimization Goalb)Optimization Effortc)Global Optimization Goald)PowerReduction50.使用XST进行综合时，希望更改全局优化目标，应该找到综合选项参数中的（）选项。