FPGA设计流程
FPGA开发设计流程和功能实现
FPGA开发设计流程和功能实现FPGA（现场可编程门阵列）是一种可编程数字电子器件，可以实现各种数字电路的功能。
FPGA的开发设计流程包括五个主要步骤：描述设计需求、设计电路结构、编写硬件描述语言（HDL）、仿真和综合、配置FPGA并验证。
下面将详细介绍每个步骤，并探讨如何通过FPGA开发实现各种功能。
第一步：描述设计需求在FPGA开发过程中，首先需要明确设计的目标和需求，包括设计的功能、输入输出要求、性能指标等。
这些需求可以来自于系统设计的要求、市场需求或者用户需求。
清晰的设计需求有助于指导后续的设计工作。
第二步：设计电路结构在明确了设计需求后，需要进行电路结构的设计。
电路结构包括选择适当的电路模块和连接方式，确定信号的传输路径等。
设计电路结构时需要充分考虑资源利用和性能需求，尽量优化电路结构，减少资源占用和延迟。
第三步：编写硬件描述语言（HDL）HDL是一种用于描述数字电路的编程语言，常用的HDL包括VHDL和Verilog。
使用HDL编写电路描述是FPGA开发的核心步骤。
在编写HDL代码时，需要按照电路结构进行模块化设计，使用适当的语法和语义描述电路的行为和结构。
第四步：仿真和综合在完成HDL代码编写后，需要进行仿真和综合。
仿真是通过对HDL代码进行功能验证，模拟电路的行为和工作过程，以确保设计的正确性。
综合是将HDL代码生成可在FPGA上运行的物理电路，包括实际的门和时序元件。
综合还可以对电路进行优化，如减少延迟、优化资源利用等。
第五步：配置FPGA并验证在综合后，需要将生成的物理电路配置到FPGA芯片中。
配置FPGA可以通过编程工具和JTAG接口实现。
配置完成后，需要进行验证，包括功能验证、性能测试和可靠性测试等。
验证是确保设计符合需求和预期结果的重要步骤。
通过FPGA开发可以实现各种功能。
FPGA的可编程性使得它可以根据设计需求实现不同的功能和应用。
常见的功能包括数字信号处理、通信协议处理、图像处理、计算加速等。
FPGA原理图方式设计流程
F PG A原理图方式设计流程Revised by Petrel at 20212Q u a r t u s I I软件的使用、开发板的使用本章将通过3个完整的例子，一步一步的手把手的方式完成设计。
完成这3个设计，并得到正确的结果，将会快速、有效的掌握在AlteraQuartusII软件环境下进行FPGA设计与开发的方法、流程，并熟悉开发板的使用。
2.1原理图方式设计3-8译码器一、设计目的1、通过设计一个3-8译码器，掌握祝组合逻辑电路设计的方法。
2、初步了解QuartusII采用原理图方式进行设计的流程。
3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。
二、设计原理三、设计内容四、设计步骤1、建立工程文件1）双击桌面上的QuartusII的图标运行此软件。
开始界面2）选择File下拉菜单中的NewProjectWizard，新建一个工程。
如图所示。
新建工程向导3）点击图中的next进入工作目录。
新建工程对话框4）第一个输入框为工程目录输入框，用来指定工程存放路径，建议可根据自己需要更改路径，若直接使用默认路径，可能造成默认目录下存放多个工程文件影响自己的设计，本步骤结束后系统会有提示（当然你可不必理会，不会出现错误的）。
第二个输入框为工程名称输入框。
第三个输入框为顶层实体名称输入框，一般情况下保证工程名称与顶层实体名称相同。
设定完成后点击next。
指定工程路径、名称5）设计中需要包含的其它设计文件，在此对话框中不做任何修改，直接点击next。
工程所需其它文件对话框6）在弹出的对话框中进行器件的选择。
在DeviceFamily框中选用CycloneII，然后在Availabledevice框中选择EP2C35F484C8,点击next进入下一步。
器件选择界面7）下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具，暂时不作任何选择，在对话框中按默认选项，点击next。
fpga和asic设计流程
fpga和asic设计流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!FPGA（现场可编程门阵列）和 ASIC（专用集成电路）设计流程是将设计理念转化为实际芯片的过程。
FPGA的设计流程
FPGA的设计流程FPGA（现场可编程门阵列）是一种能够实现硬件加速和可编程逻辑功能的半导体芯片。
FPGA设计流程是指设计者按照一定的步骤和方法，将所需的功能和逻辑转化为FPGA可执行的形式。
下面，我们将详细介绍FPGA的设计流程。
1.确定需求和规格：在开始进行FPGA设计之前，首先需要明确设计的目标和要求，确定所需的功能和性能规格。
这包括确定输入输出接口、时序要求、电源和信号电平要求等。
同时，也需要考虑设计的复杂度和可实现性。
2.设计构思和拓扑规划：在明确了需求和规格之后，设计者需要进行设计的构思和拓扑规划。
这个步骤主要是确定FPGA内部各个模块之间的连接关系以及数据流的传递方式。
可以利用设计工具进行逻辑设计和仿真，确定所需的模块和信号。
3.选择开发平台和工具：根据设计需求和规模，选择适合的FPGA开发平台和工具。
FPGA开发平台提供了硬件资源和设计环境，可以进行逻辑设计、综合、布局和布线，还可以进行时序约束和时序优化等操作。
4. 进行逻辑设计和仿真：在选择了开发平台和工具之后，设计者可以开始进行逻辑设计和仿真。
逻辑设计阶段主要是通过使用硬件描述语言（如VHDL或Verilog）来描述所需的功能和逻辑，并通过仿真验证设计的正确性和功能性。
5.进行综合和优化：完成逻辑设计和仿真之后，可以进行综合和优化。
综合是将逻辑描述转化为门级网表或其他表示形式，以便进行后续的布局和布线操作。
综合工具会将逻辑与所选FPGA的资源和约束进行匹配，并生成逻辑网表。
6.进行布局和布线：在综合和优化之后，需要进行布局和布线。
布局是将设计中的各个逻辑元件放置在FPGA芯片上，以优化性能和功耗。
布线是将逻辑元件之间的连线进行规划和可行性分析，以满足时序约束和信号电平要求。
7.进行时序约束和时序优化：在布局和布线之后，需要进行时序约束和时序优化。
时序约束是确定FPGA所需的时钟和数据时序关系，以确保设计的正常工作。
时序优化是通过对布线结果进行分析和调整，以优化设计的时序性能。
fpga开发流程
fpga开发流程FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它可以通过编程来定义和实现电路功能。
FPGA 在许多领域都有广泛的应用，如通信、工业自动化、医疗设备等。
本文将简要介绍 FPGA 开发的流程，包括设计、编程、仿真和验证等环节。
首先，FPGA 开发的第一步是需求分析和系统设计。
在这个阶段，需要明确设计的目标、功能和性能要求。
同时，还需要定义输入输出接口、信号处理和控制流程等。
这一步骤需要与相关的工程师和用户进行密切合作，并考虑到硬件资源、可行性和可靠性等因素。
接着，进行逻辑设计。
在这个阶段，需要使用硬件描述语言（HDL）如 Verilog 或 VHDL 来描述电路的逻辑功能。
根据系统设计的要求，将整个电路分解为不同的模块，并确定各个模块之间的接口和通信方式。
这一步骤需要充分考虑电路的可扩展性、模块化和可重用性。
完成逻辑设计后，需要进行综合与优化。
在这个阶段，使用综合工具将逻辑设计转换为门级电路，并进行一系列的优化，以提高电路的性能和资源利用率。
这一步骤需要注意时钟频率、功耗和资源占用等方面的优化，并进行时序约束和布局规则的定义。
接下来，进行布局布线。
在这个阶段，使用布局布线工具将电路的门级网表映射到 FPGA 的物理资源上，并进行连线的规划和布线的优化。
这一步骤需要考虑信号传输的延迟、功耗和资源的布局规则。
同时，还需要进行时序分析和静态时序检查，以确保设计的时序约束得到满足。
完成布局布线后，需要进行仿真和验证。
在这个阶段，使用仿真工具对设计进行功能验证，并进行时序和时序约束的验证。
同时，还可以进行一些性能和稳定性的测试，以确保设计的正确性和可靠性。
这一步骤需要详细的测试用例和仿真环境，同时也需要对仿真结果进行仔细的分析和调试。
最后，进行编程和调试。
在这个阶段，将设计编译为 FPGA可执行的位文件，并通过下载工具将位文件加载到 FPGA 上进行验证和调试。
FPGA设计及QUARTUS_II教程
FPGA设计及QUARTUS_II教程在进行FPGA设计之前，需要先了解FPGA的基本结构和原理，掌握硬件描述语言（HDL）的基本知识。
常用的HDL语言包括VHDL和Verilog，它们用于描述数字系统的结构和行为。
在FPGA设计过程中，通常包括以下几个步骤：1.设计规划：确定需求和功能，对设计进行整体规划和分析。
2.模块设计：根据设计需求，将设计分解为多个模块并进行详细设计。
3.模块仿真：使用仿真工具对各个模块进行功能验证，确保设计的正确性。
4.综合和优化：使用综合工具将HDL代码转换为逻辑门电路，并对其进行优化。
5.布局布线：将综合后的逻辑门电路映射到FPGA芯片上，并进行布局布线操作。
6.静态时序分析：对布局布线后的设计进行静态时序分析，确保设计满足时序要求。
QUARTUS II是一款常用的FPGA设计软件，由Intel公司开发。
它提供了丰富的开发工具和资源，可用于设计、仿真、综合和验证FPGA设计。
QUARTUS II支持VHDL和Verilog等HDL语言，具有强大的综合和优化功能，并提供了直观的图形界面和丰富的调试工具。
QUARTUSII教程通常包含以下内容：1.软件安装和配置：介绍QUARTUSII软件的安装和配置过程，包括选择适合的版本、设置路径和环境变量等。
2.工程创建和管理：介绍如何创建和管理QUARTUSII工程，包括添加文件、设置工作目录和文件关系等。
4.设计流程：详细介绍FPGA设计的各个步骤和操作，包括模块设计、仿真、综合、布局布线和验证等。
5.高级特性：介绍QUARTUSII软件的高级功能和特性，包括时序分析、时钟域管理和约束等。
6.项目实例：提供一些实际的FPGA设计项目实例，让读者通过实践来掌握QUARTUSII的使用技巧和方法。
总之，FPGA设计及QUARTUSII教程是帮助读者快速入门和掌握FPGA设计和QUARTUSII软件的重要资源，通过学习和实践可以提升设计能力和项目开发效率。
FPGA设计流程
FPGA设计流程FPGA设计人体分为设计输入、综合、功能仿真（前仿真）、实现、时序仿真（后仿真）、配置下载等六个步骤，设计流程如图2所示。
下面分别介绍各个设计步骤。
1 设计输入设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式。
HDL设计方式是现今设计大规模数字集成电路的良好形式，除IEEE标准中VHDL与Verilog HDL两种形式外，尚有各自FPGA厂家推出的专用语言，如Quartus下的AHDL。
HDL语言描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能特定综合器（如Synopsys公司的FPGA Compiler II或FPGA Express）作用下以具体硬件单元较好地实现；而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点，另外，在Altera公司Quartus软件环境下，可以使用Momory Editor对内部memory进行直接编辑置入数据。
常用方式是以HDL语言为主，原理图为辅，进行混合设计以发挥二者各自特色。
通常，FPGA厂商软件与第三方软件设有接口，可以把第三方设计文件导入进行处理。
如Quartus与Foundation都可以把EDIF网表作为输入网表而直接进行布局布线，布局布线后，可再将生成的相应文件交给第三方进行后续处理。
2 设计综合综合，就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案。
也就是是说，被综合的文件是HDL文件（或相应文件等），综合的依据是逻辑设计的描述和各种约束条件，综合的结果则是一个硬件电路的实现方案，该方案必须同时满足预期的功能和约束条件。
对于综合来说，满足要求的方案可能有多个，综合器将产生一个最优的或接近最优的结果。
因此，综合的过程也就是设计目标的优化过程，最后获得的结构与综合器的工作性能有关。
FPGA设计流程
FPGA设计流程FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，可在设计和制作期间进行重新配置。
FPGA设计流程包括以下几个主要步骤：1.确定设计需求：在开始FPGA设计流程之前，需要明确设计的需求和目标。
这包括所需的功能、性能要求和资源限制等。
同时，还需要对设计所需的外部接口和通信协议进行了解。
2.选择FPGA平台：根据设计需求，选择合适的FPGA平台。
不同的FPGA平台具有不同的资源和性能特征，因此选择适合设计需求的平台非常重要。
3.构建设计框架：根据设计需求，构建设计框架，确定所需的输入输出端口和电源供应等。
设计框架通常包括主要模块的结构和通信方式的定义。
4. 设计功能模块：根据设计需求，设计和实现各个功能模块。
功能模块可以使用硬件描述语言（如VHDL或Verilog）进行描述，并使用综合工具将其转换为逻辑网表。
5.进行综合和优化：将设计转换为逻辑网表后，可以使用综合和优化工具对其进行优化。
综合工具将逻辑网表转换为FPGA的配置文件，优化工具可以帮助进一步提高性能和减少资源占用。
6.进行布局布线：在综合和优化之后，需要进行布局布线。
布局布线工具将逻辑元素放置在FPGA芯片上，并确定它们之间的连线，以满足时序要求和资源限制。
7.进行时序分析：完成布局布线之后，可以进行时序分析，以验证设计是否满足时序要求。
时序分析工具可以帮助检测潜在的时序问题，并提供优化建议。
8.进行仿真和验证：在时序分析之后，可以进行仿真和验证，以确保设计的正确性和功能性。
仿真工具可以模拟设计与外部环境的交互，并验证其行为是否符合预期。
9.进行测试和调试：在完成仿真和验证之后，可以进行测试和调试。
测试工具可以生成测试向量，并验证设计在不同输入条件下的行为。
调试工具可以帮助定位和解决设计中的问题。
11.进行性能评估：在部署和配置之后，可以进行性能评估，以确保设计满足性能要求。
性能评估工具可以测量设计的时序和功耗等重要指标。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于多种 EDA工具的FPGA设计流程发表时间：2008-6-30 蒋昊李哲英来源：万方数据关键字：FPGA EDA CPU信息化应用调查在线投稿加入收藏发表评论好文推荐打印文本本文介绍了FPGA的完整设计流程，其中包括电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与脸证、调试与加载配置等主要步珠。
并通过一个8-bit RISC CPU的设计来例系统地介绍了利用多种EDA工具进行 FPGA协同设计的实现原理及方法近年来，随着微电子学的迅速发展以及SoC(System on Chip，片上系统)技术在设计领域引起的深刻变革，EDA(Electornic Design Automatic，电子设计自动化)工具在系统设计中的地位愈发重要。
特别是20世纪90年代后，电子系统已经由电路板级发展为ASIC(Application SpecificIntegrated Circuit，专用集成电路),FPGA(Field Porgrammable Gate Array，现场可编程门阵列)以及嵌人式系统等多种模式，其中FPGA设计正是当前数字系统设计领域中的重要方式之一。
本文以Altera公司的FPGA为目标器件，通过一个8-bit RISC CPU的设计实例，系统地介绍了FPGA的完整设计流程以及开发过程中用到的多种EDA工具，包括Modelsim,Synplify,QuatrusII，并重点说明如何使用这些EDA工具进行协同设计。
1FPGA的设计流程一般来说，完整的FPGA设计流程包括电路设计与输人、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证、调试与加载配置等主要步骤，如图1所示。
电路设计与输人是指通过某些规范的描述方式，将工程师的电路构思输人给EDA工具，常用的设计方法有HDL(Hardwaer Description Language，硬件描述语言)设计输人法与原理图设计输人法。
目前进行大型工程设计时，最常用的设计方法是HDL设计输人法，它利于自顶向下设计以及模块的划分与复用，可移植性和通用性好，设计不因芯片的工艺与结构的不同而变化，更利于向ASIC移植。
电路设计完成后，要用专用的仿真工具对设计进行功能仿真(FunctionalSimulation),验证电路功能是否符合设计要求。
功能仿真又称前仿真(Per-Simulation)。
通过仿真能及时发现设计中的错误，加快设计进度，提高设计的可靠性。
综合(Synthesis)优化是指将HDL语言、原理图等设计输人翻译成由基本门、RAM、触发器等基本逻辑单元组成的逻辑网表，并根据目标与要求(约束条件)优化所生成的逻辑网表，输出标准格式的网表文件，供FPGA厂商的布局布线器进行实现。
综合后仿真(Post Synthesis Simulation)的作用是检查综合出的结果与原设计是否一致。
作综合后仿真时，要把综合生成的标准延时格式SDF(Standard Dela Format)文件反标注到综合仿真模型中去，可估计门延时带来的影响。
综合后仿真虽然比功能仿真精确一些，但是只能估计门延时，不能估计线延时，仿真结果与布线后的实际情况还有一定差距，并不是十分准确。
目前主流综合工具日益成熟，对于一般性设计，如果设计者确信自己表述明确，没有综合歧义发生，则可以省略综合后仿真步骤。
综合结果的本质是一些由基本门、触发器、RAM等基本逻辑单元组成的逻辑网表，它与芯片实际的配置情况还有较大差距，此时应该使用FPGA厂商提供的软件工具，将综合输出的逻辑网表适配到具体FPGA器件上，这个过程叫做实现(Implementation)。
在实现过程中最主要的过程是布局布线(P&R)，所谓布局(Place)是指将逻辑网表中的硬件原语或底层单元合理地适配到FPGA内部的固有硬件结构上，布局的优劣对设计的最终实现结果(包括速度和面积两个方面)影响很大;所谓布线(Route)是指根据布局的拓扑结构，利用FPGA内部的各种连线资源，合理正确地连接各个元件的过程。
一般情况下，用户可以通过设置参数指定布局布线的优化准则。
总体来说，优化目标主要有两个方面- 面积和速度。
一般根据设计的主要矛盾，选择面积或速度或平衡两者等优化目标，但是当两者冲突时，一般满足时序约束要求更重要一些，此时选择速度或时序优化目标效果更佳。
将布局布线的时延信息反标注到设计网表中，所进行的仿真就叫时序仿真(Timing Simulation)或布局布线后仿真，简称后仿真。
布局布线后生成的OF文件包含的时延信息最全，不仅包含门延时，还包含实际布线延时，所以布局布线后仿真最准确，能较好地反映出芯片的实际工作情况。
一般来说，布局布线后仿真步骤必须进行，通过布局布线后仿真能检查设计时序与FPGA的实际运行情况是否一致，确保设计的可靠性与稳定性。
在有些高速设计情况下、还需要使用第三方的板级验证工具进行仿真与验证，这些工具通过对设计的IBIS,HSPICE 等模型的仿真，能较好地分析高速设计的信号完整性、电磁干扰等电路特性等。
FPGA设计开发流程的最后步骤就是在线调试或将生成的配置文件写人芯片中进行测试。
2 EDA工具介绍图1不仅显示了FPGA的设计流程，还给出了8-bitRISC CPU设计实例中用到的EDA工具与FPGA设计流程中每一步的对应关系。
2.1仿真工具Modelsim目前仿真工具种类繁多，但在业界最流行、影响力最大的仿真工具还是Mentor Graphics公司的Modelsim，其主要特点是仿真速度快、仿真精度高，且图形化界面友好，具有结构、信号、波形、进程、数据流等窗口。
Modelsim不仅支持VHDL和VerilogHDL的仿真，还支持VHDL和VerilogHDL混合编程的联合仿真。
PC版Modelsim的仿真速度也很快，甚至和工作站版不相上下。
2.2综合工具SynplifySynplicity公司的Synplify作为新兴的综合工具在综合策略和优化手段上有较大幅度的提高，特别是其先进的时序驱动和行为级提取综合技术B.E.S.T(Behavior Extraction SynthesisTechnology)算法引攀，使其综合结果面积小、速度快，在业界口碑很好，如果结合Synpliciyt公司的Amplify物理约束功能，对很多设计能大幅度地减少资源，优化面积达到30%以上。
2.3集成开发环境QuartusIIQuatrusII是Altera公司的第四代可编程逻辑器件集成开发环境，提供从设计输人到器件编程的全部功能。
QuartusII可以产生并识别EDIF网表文件、VHDL网表文件和VerilogHDL网表文件，为其它EDA工具提供了方便的接口。
3 8-bitRISC CPU设计实例CPU是一个复杂的数字逻辑电路，但其基本部件的逻辑并不复杂，可将其分为8个模块，各模块的名称及功能列于表1中，它们之间的连接关系如图2所示。
为了对所设计的CPU进行仿真测试，还需要建立一些必要的外围虚拟器件模型，包括装载测试数据的RAM、存储测试程序的 ROM 和用于选通 RAM或 ROM 的地址译码器 ADDRDEC。
在仿真测试中，用这些虚拟器件来代替真实的器件对所设计的CPU进行验证，检查各条指令的执行是否正确、与外围电路的数据交换是否正常，这与用真实器件进行调试的情况非常接近。
这些虚拟器件模型都可以用VerilogHDL描述，由于不需要被综合成具体的电路，所以只要保证这些虚拟器件模型的功能和接口信号正确即可。
它们之间的连接关系如图3所示。
在测试台程序价stbench中利用模块调用的方法把CPU及其外围测试模块按图3连接起来。
在Testbench中运行 3个不同的汇编程序，对CPU进行完整的逻辑测试与验证。
在Modelsim中，首先对所有的设计输人文件进行编译，编译通过后，对Testbench模块进行仿真。
下面截取了一段功能仿真的结果:EPFlOK10TC144-4)对设计进行综合。
为了便于及时发现综合中出现的问题，综合工作应分阶段进行，首先对构成CPU 的各个子模块进行综合以检查其可综合性，然后再对整体的CPU模块进行综合优化。
综合工具选择Synplifyo,布局布线工具选择QuatrusII，对Synplify综合器输出的edf文件进行全编译。
全编译是指从分析、综合、适配(布局布线)、编程到时序分析的全过程。
实际上，设计在Synplify中已经综合好了，但分析与综合对于QuatrusII来说是必须的，主要是用来生成数据库文件。
由于QuatrusII中还内嵌了综合工具，所以也可以使用QuartusII来完成从综合到布局布线的全过程 (即全编译)。
全编译完成后，QuartusII会自动生成布局布线后的网表文件和标准延时格式SDF文件。
要完成时序仿真，首先要将功能仿真时Modelsim工程中的RTL级设计文件替换为QuartusII布局布线后生成的网表文件，并编译通过。
在Modelsim中，加人事先编译好的Altera仿真库文件和延时反标SDF文件，对Testbench模块进行仿真。
截取的一段时序仿真结果如下:与功能仿真的结果相比，时序仿真的结果虽然有39ns的延迟，但系统的逻辑功能却未发生变化，这说明综合和布局布线带来的延迟并未导致系统功能的改变。
本设计选用的下载芯片为 Altera公司 FLEX10K系列的EPF10K10TC144-4，它具有 144个UO引脚，其中可分配的有96个，内部具有576个逻辑宏单元。
下载工具选择QuatrusII,首先选择器件、分配管脚，然后执行全编译。
全编译后会生成一些数据文件，其中扩展名为hex的是十六进制输出文件，它包含了布局布线后的器件、逻辑单元和管脚分配等编程信息。
通过下载线将计算机的COM口与实验板的COM口连接起来，使用烧录工具将hex文件下载到EPF10KIOTC144-4中。
4 结论在实际的FPGA开发中，选用Modelsim+Synplify+QuartusII的EDA工具组合能很好地规划设计流程，充分利用各EDA工具的优点，提高开发效率。
本文作者创新点在于将FPGA开发过程中的多种EDA工具有机地结合在一起，并通过一个CPU的设计实例证明了利用多种EDA工具进行 FPGA协同设计的可实现性。