计算机组成原理期末复习资料汇总
总料汇期末复习资机《计算组成原理》一、名词解释：是指能实现一条机器指令功能的微指令序列。微程序周期内，一组实现一定操作功能的微命令的组合。CPU微指令：在机器的一个：执行部件在微命令的控制下所进行的操作。微操作加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移，余数左移一位，加除数。”一位，减除数；当余数为负时，商“0有效地址：EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的.偏移地址形式地址：指令中地址码字段给出的地址，对形式地址的进一步计算可以得到操作数的实际地址。周期中，可以并行执行的微操作。：在同一CPU 相容性微操作周期中，不可以并行执行的微操作。CPU相斥性微操作：在同一，可编程逻辑阵列。Programmable Logic Arrays PLA：，可编程阵列逻辑。Programmable Array Logic：PAL，通用阵列逻辑。：Generic Array Logic GAL，中央处理器。一块超大规模的集成电路，是一台计Central Processing Unit：CPU．
算机的运算核心和控制核心。，精简指令系统计算机。：Reduced Instruction Set Computer RISC，复杂指令系统计算机。：Complex Instruction Set Computer CISCALU：Arithmetic Logic Unit，算术逻辑单元。CPU执行单元，用来完成算术逻辑运算。二、选择题
。 )没有外存储器的计算机监控程序可以存放在( B1.
CPU．和ROM D ROM C．RAM B A．RAM ．）。 D 2.完整的计算机系统应包括（
．外部设备和主机．运算器．存储器．控制器 BA．配套的硬件设备和软件系统D C．主机和使用程序
）中，零的表示形式是唯一的。在机器数（ BC 3.．反码 D．移码B．补码 C A．原码
）来实现。在定点二进制运算器中，减法运算一般通过（D 4.A．原码运算的二进制减法器 B．补码运算的二进制减法器
C．原码运算的十进制加法器D．补码运算的二进制加法器
）才能识别它。C某寄存器中的值有时是地址，因此只有计算机的（ 5.
时序信号指令 D．判断程序C．．A．译码器 B）。下列数中最小的数为（ C 6.
）．（D233．（101001） 101001A．（） B．（52）C1682 BCD）。 C 7.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（
．阶符与数符相同为规格化数A．阶符与数符相异为规格化数B．数符与尾数小数点后第一位数字相异为规格化数C．数符与尾数小数点后第一位数字相同为规格化数D）。 C 8.补码加减法是指（．操作数用补码表示，两数尾数相加减，符号位单独处理，减法用加法代替A．操作数用补码表示，符号位与尾数一起参与运算，结果的符号与加减相同B C．操作数用补码表示，连同符号位直接相加减，减某数用加某数的补码代替，结果的符号在运算中形成．操作数用补码表示，由数符决定两尾数的操作，符号位单独处理D）。B 运算器虽然由许多部件组成，但核心部件是（9.
．算术逻辑运算单元．数据总线B A．累加寄存器 D．多路开关C．
）。指令系统中采用不同寻址方式的目的主要是（ B10.．实现存储程序和
程序控制A．缩短指令长度，扩大寻址空间，提高编程灵活性B．可以直接访
问外存C．提供扩展操作码的可能并降低指令译码难度D）。D11.指令的
寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实现（程序的条件
转移． B A．堆栈寻址程序的条件转移或无条件转移．程
序的无条件转移D C．）。微程序控制器中，机器指令与微指令的关系
是（ B 12.A．每一条机器指令由一条微指令来执行
B．每一条机器指令由一段由微指令编程的微程序来解释执行
C．一段机器指令组成的程序可由一条微指令来执行
D．一条微指令由若干个机器指令组成
）。B 13.用以指定将要执行的指令所在地址的是（
．累加器．数据寄存器 D．程序计数器．指令寄存器B CA14.常
用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存
储器。．
-cache．通用寄存器辅存 D C．cache-． Acache-主存 B．主
存-辅存）。D RISC访内指令中，操作数的物理位置一般安排在（ 15.．两
个主存单元．栈顶和次栈顶 BA．两个通用寄存器
D C．一个主存单元和一个通用寄存器）。 C CPU中跟踪指令后继地址的寄存
器是（16.．指令寄存器 D C．程序计数器．地址寄存器A B．指令计数
器
17.单级中断系统中，CPU一旦响应中断，立即关闭（ C ）标志，以防止本
次中断服务结束前同级的其他中断源产生另一次中断进行干扰。请求． DDMA C．中断屏蔽．中断允许 A B．中断请求）。 B 18.下面操作中应
该由特权指令完成的是（．从用户模式切换到管理员模式B．设置定时器的初
值 A．关中断D C．开定时器中断
）。A 之间增加cache的目的是（19.主存贮器和CPU A．解决CPU和主存
之间的速度匹配问题
B．扩大主存贮器容量
C．扩大CPU中通用寄存器的数量
D．既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
20.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，
另一个）。 C 常需采用（ A．堆栈寻址方式 B．立即寻址方式C．隐
含寻址方式 D．间接寻址方式
）。B 21.为了便于实现多级中断，保存现场信息最有效的办法是采用（
．外存．存储器 D B．堆栈 C A．通用寄存器
22.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目
是（ D ）。
8，．19，188 D，A．8512 B．512，8 C．解析：内存的地址线跟内
存的容量有关，类似于有1万个人有电话，电话号码就至少得5位一样，只不过
区别是电脑内部用二进制而不是十进制。内存的容量有多少，是用多少个二进制
数表示，那么地址线的条数就是多少个，比如容量是4位的，用两个2进制数表述，那么地址线就是2条，8位的，用三个2进制数表示，地址线就应该是3条，
这样推下来，内容容量是能用多少个二进制数表示，相当于1个二进制数的2
的多少次，那么地址条数就是多少。512k应该指的是512KB，相当于4Mb（按照
1比8换算），需要用22位二进制数表示，相当于2的22次，所以用22条地址线。数据线指一次传输根数据线。8的数据的宽度，8位的宽度应该用）。B定点运算器用来进行（23.
．定点数运算B ．十进制加法运算A．
．既进行定点数运算也进行浮点数运算 D C．浮点数运算
）。C 3种寻址方式指令的执行速度，由快至慢的排序是（ 24.直接．间接．立即．直接．间接．立即B A．直接．立即．间接
．立即．间接．直接D C．立即．直接．间接
）。 B 25.寄存器间接寻址方式中，操作数处在（．主存单元 B A．通用寄存器．堆栈 D C．程序计数器
26.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采）。用的一种方法是断定方式，其基本思想是（ C
来产生后继微指令地址PCA．用程序计数器来产生后继微指令地址PCB．用微程序计数器μC．通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址．通过指令中指定一个专门字段来控制产生后继微指令地址D）时，表示结果溢出。位符号位，当（ D 两补码相加，采用27.10符号位进位和最高数位进位异或结果为符号位有进位A. B.
1符号位进位和最高数位进位异或结果为D. 1 符号位为C.
。 A ）它的寻址范围是（。某单片机字长32位，其存储容量为4MB若按字编址，28.1MB．4M D．4MB C．A．1M B解析问题：它的寻址范围是多少,其存储容量为16MB,若按双字编址1．某计算机字长为32位,?它的寻址范围是多少若按字节编址.32位,存储容量为64MB,2．某机字长为解答：我的方法是全部换算成1位2进制的基本单元来算。先计算总容量，如第一题中是16mb中，一B为8位，也就是8个一位基本单元组成，16M=2^24位=2^24个一位基。2^24*8本单元。所以总的基本单元是一个字长是n位，就是说一个字是由n个一位基本单元组成。按照字来编址就是说由一个字所包含的一位基本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的的基本单元数作为一个地址单元。由于一个字节（1B）永远是8位，所以按字节编址永远是8个一位基本单元作为一个地址单元。寻址范围就是说总共有多少个这样的地址。第一题中一个字长是32位，对于按字编址来说一个地址单元有32个基本单元，按双字编址则是一个地址单元有64个，按字节是8个，总容量是2^24*8个。所以按字编址的地址数是2^24*8/32个，按双字是2^24*8/64个，按字节是2^24*8/8个。因此，。第一题答案是2^21=2M。2^26*8/8=2^26=64M 同理，第二题答案是
29.某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯）。D 片的管脚引出线数目是（
32 D．28 C．30 A．20 B．这个题目其实就是要计算地址总线和数据总线的引脚数。既然是8位宽带，那数据线引脚就要8个，1M个存储单元需要20根地址线，因为2的20次方等于1M，所以这个芯片的引脚数目至少为
1+1+1+1+8+20=32（电源+地+E+R/W+地址线）+数据线）。 B30.存储单元是指（
个机器字的所有存储元集合．存放1个二进制信息位的存储元 B．存放A1个字节的所有存储元集合2个字节的所有存储元集合 D．存放C．存放1）。
C 31.指令周期是指（从主存取出一条指令的时间．CPUA执行一条指令的时间
CPU．B从主存取出一条指令加上执行一条指令的时间CPUC．．时钟周期时间D）。 C中断向量地址是（32.
．中断服务程序入口地址 B．子程序入口地址A．
．例行程序入口地址D C．中断服务程序入口地址指示器）系统工作效率
最低。 A 33.从信息流的传输速度来看，（．多总线．三总线 C D．单总线 B．双总线A）。 C 34.同步控制是（．只适用于外围设备控制的
方式控制的方式 BA．只适用于CPU．所有指令执行时间都相同的方式
D C．由统一时序信号控制的方式）的时间。 C DMA方式传送数据时，每传送
一个数据，就要占用一个（ 35.采用．总线周期 D C．存储周期A．指令周期 B．机器周期
）。计算机硬件能直接执行的是（ C36.
．机器语言和汇编语言 D B．汇编语言C．机器语言A．符号语言）。运算器的核心部件是（ C 37.
．累加寄存器．算术逻辑运算部件 D．数据选择器 C．数据总线A B）。对于存储器主要作用，下面说法是正确（ C 38.
．存放微程序 D C．存放程序和数据A．存放程序 B．存放数据
。）至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是（ C 39.．信息处理方便 D ．节约元件 B．运算速度快 C．物理器件性能决定A。） A 中有若干寄存器，其中存放存储器中数据的寄存器是（CPU40.．指令寄存器 D CB．程序计数器．数据寄存器A．地址寄存器
。） D 41.CPU中有若干寄存器，其中存放机器指令的寄存器是（．数据寄存器 D C．指令寄存器 A．地址寄存器 B．程序计数器。）C CPU 中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是（42.．指令寄存器D B．数据寄存器 C．程序计数器A．地址寄存器）来置位的。 C 43.CPU中程序状态寄存器中的各个状态标志位是依据（将要执行的指令CPU B．A．CPU已执行的指令．累加器中的数据 D C．算术逻辑部件上次的运算结果）来提供统一的时钟。 B 44.为协调计算机各部件的工作，需要（．操作命令发生器．总线控制器 D．时钟发生器 CA．总线缓冲器 B。 A )能发现两位错误并能纠正一位错的编码是( 45.．奇校验码 D码 C．偶校验码A．海明码 B．CRC。） C 46.下列存储器中，速度最慢的是（．硬盘存储器 D．磁带存储器 B．光盘存储器C．半导体存储器A。 B )47.下列部件设备中，存取速度最快的是(
．硬盘存储器 D C．软盘存储器的寄存器A．光盘存储器 B．CPU。
C )( 芯片，容量为16K×1位，则其地址线条数下面哪项正确48.某一SRAM根22．14．根
D C根．根．A18 B16K
。）D 计算机的存储器采用分级存储体系的目的是（49.
．减小机箱的体积 BA．便于读写数据．解决存储容量．价格与存取速度间的矛盾 D C．便于系统升级
50.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位。） B 置上，下面哪项符合这种特点（．混合映射 D C．组相联映射B．全相联映射A．直接映射
。） 51.指令系统中采用不同寻址方式的目的主要是（ B
实现程序控制和快速查找存储器地址 A.
缩短指令长度，扩大寻址空间，提高编程灵活性 B.
可以直接访问主存和外存C.
降低指令译码难度D.
。）组成中不包括（ D 52.CPU．地址译码器D B．地址寄存器 C．指令译码器 A．指令寄存器
）部件中。 C PC53.程序计数器在下面（接口．I/O．控制器 D．运算器A B．存储器 C。）内通用寄存器的位数取决于（ B 54.CPU的管脚数．CPU ．指令的长度 D C．机器字长A．存储器容量 B
。）以硬件逻辑电路方式构成的控制器又称为（ B 55.A．存储逻辑型控制器B．组合逻辑型控制器 C．微程序控制器 D．运算器）部件中。 C 直接转移指令的功能是将指令中的地址代码送入（56.
．存储器 D．PC寄存器．累加器 B．地址寄存器C A。）状态寄存器用来存放（ B 57.
．算术．逻辑运算及测试指令的结果状态B A．算术运算结果．逻辑运算结果 D C．运算类型
。） D 58.微程序放在（．控制存储器 D B．RAM C．内存A．指令寄存器。）B 59.主机，外设不能并行工作的方式是（
方式．DMA C．通道方式 DA．中断方式B．程序查询方式）来完成。禁止中断的功能可由（ D 60.
．中断禁止触发器 B．中断触发器 A．中断允许触发器D．中断屏蔽触发器C。）在微机系统中，主机与高速硬盘进行数据交换一般用（ C 61.．通道方式D方式．程序直接控制C．DMA．程序中断控制A B为单位进行的。 C )( 62.DMA方式数据的传送是以．位．数据块 D．字C A．字节 B之间建立的直接数据通路。 )方式在( A 63.DMA与主存
CPUD ．CCPU A．主存与外设 B．与外设．外设与外设。） 64.冯·诺依曼机工作方式的基本特点是（ B
．按地址访问并顺序执行指令B．多指令流单数据流A
．存储器按内部选择地址D C．堆栈操作
。)( B 针对8位二进制数，下列说法中正确的是65.的移码的反码等于0．－ B127A．的反码的补码等于－1 D．0 C．＋1的移码等于－127的反码。）计算机系统中采用补码运算的目的是为了（ C 66.
．提高运算速度B A ．与手工运算方式保持一致
．提高运算的精度D ．简化计算机的设计C67.长度相同但格式不同的2种浮点数，假设前者阶码长．尾数短，后者阶码短．尾数。） B 长，其他规定均相同，则它们可表示的数的范围和精度为（．两者可表示的数的范围和精度相同 A．前者可表示的数的范围大但精度低 B．后者可表示的数的范围大且精度高 C．前者可表示的数的范围大且精度高 D。） D 68.在浮点数原码运算时，判定结果为规格化数的条件是（．尾数的符号位与最高数值位相同B A．阶的符号位与尾数的符号位不同1D．尾数的最高数值位为C．尾数的符号位与最高数值位不同
。） C 69.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（．阶符与数符相同 A．阶符与数符相异B
位数字相异1．数符与尾数小数点后第C
位数字相同1 D．数符与尾数小数点后第70.在定点运算器中，无论采用双符号位还是单符号位，必须有（ C ），它一般用（）来实现。．编码电路，或
非门B A．译码电路，与非门
．移位电路，与或非门D C．溢出判断电路，异或门
。） C 71.在定点数运算中产生溢出的原因是（
．运算过程中最高位产生了进位或借位 A．参加运算的操作数超出了机器的表示范围 B．运算的结果超出了机器的表示范围C．寄存器的位数太少，不得不舍弃最低有效位 D。）存储周期是指（ C72.
．存储器的写入时间 B．存储器的读出时间 A．存储器进行连续读和写操作所允许的最短时间间隔C
．存储器进行连续写操作所允许的最短时间间隔D
。） C 73.和外存储器相比，内存储器的特点是（．容量大，速度慢，成本高B A．容量大，速度快，成本低
．容量小，速度快，成本低 D C．容量小，速度快，成本高
。B ）（16位，它的存储容量64KB，若按字编址，那么它的寻址范围是某计算机字长74.
32KB～C．064KB D0～．～．64K 0A ．～B032K
D 。）（该芯片的地址线和数据线数目为位，16×64K其存储容量为芯片，SRAM某75.
16,16． D C．64,8 A．64,16 B．16,64
。）D位，该芯片的地址线和数据线数目为（ 76.某DRAM芯片，其存储容量为512K×8819，D．CB．512,8 ．18,8 A．8,512
。）1MB，若按字编址，它的寻址范围是（ C 77.某机字长32位，存储容量256KB0～ D．512KB C．0～256K B A．0～1M ．0～。）4MB，若按字编址，它的寻址范围是（ A 78.某计算机字长32位，其存储容量为1MB～D．0．0～4M 0～1M B．0～4MB C． A。） C ，其存储容量为4MB若按半字编址，它的寻址范围是（79.某计算机字长32位，1MB～．02M D0～2MB C．0～． A．0～4MB B80.某计算机字长为为32位，其存储容量为16MB，若按双字编址，它的寻址范围是。 B ）（16MB～D．00C．～8MB ．A ．0～16MB B0～8M
81.某SRAM芯片，其容量为512×8位，加上电源端和接地端，该芯片引出线的最小数。）D 目应为（
19． D C．50 B A ．23 ．25
）完成地址映射。（ D 在虚拟存储器中，当程序在执行时，82.
．操作系统D B ．编译器 C．装入程序．程序员 A。 )( 83.虚拟段页式存储管理方案的特点为 D
．空间浪费大．存储共享不易．存储保护容易．不能动态连接 A．空间浪费小．存储共享容易．存储保护不易．不能动态连接B
．空间浪费大．存储共享不易．存储保护容易．能动态连接C
．空间浪费小．存储共享容易．存储保护容易．能动态连接D
84.在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位。 )( A 置上，则这种方法称为．混合映射D C．组相联映射A ．全相联映射 B．直接映射寻址。 C )85.对某个寄存器中操作数的寻址方式称为(．寄存器间接 D．寄存器 B．间接C A ．直接
。C )变址寻址方式中，操作数的有效地址等于( 86.．基值寄存器内容加上形式地址（位移量）A
．堆栈指示器内容加上形式地址B
．变址寄存器内容加上形式地址C
．程序计数器内容加上形式地址D
87.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元，如。 B )→SP，那么出栈操作的动作应为(Msp,(SP)果进栈操作的动作是：(A)→－1A→(SP)+1→SP,(Msp)A,(SP)+1(Msp)→→SP B．A ．SP→－→A,(SP)1．→． C(SP)－1SP,(Msp)→A D(Msp)。 A )(88.运算型指令的寻址与转移性指令的寻址不同点在于．前者取操作数，后者决定程序转移地址A
．后者取操作数，前者决定程序转移地址 B．前者是短指令，后者是长指令C ．前者是长指令，后者是短指令D
。 )中央处理器是指( C 89.
．控制器 B A．运算器
．运算器，控制器和主存储器D C．运算器和控制器
。 )( B 90.在CPU中跟踪指令后继地址的寄存器是．程序计数器B A．主存地址寄存器
．状态条件寄存器 D C．指令寄存器
。 C )91.指令周期是指(
从主存取出一条指令的时间 A．CPU
执行一条指令的时间．CPUB从主存取出一条指令加上执行这条指令的时间CPU C．．时钟周期时间D
。 )( B RISC92.下面描述的机器基本概念中正确的句子是CPU RISC．机器一定是流水机器不一定是流水CPU B A ．RISC配备很少的通用寄存器．CPU D
机器有复杂的指令系统 C．RISC。 )计算机操作的最小时间单位是( A93.
D．微指令周期CPU周期 A．时钟周期B．指令周期 C．）之间的交接界面。 B94.计算机系统的输入输出接口是（．主机与外围设备B与存储器CPU．A
与系统总线CPUD． C．存储器与外围设备
。） D 95.计算机的外围设备是指（
．外存设备B A．输入/输出设备和内存以外的其它设备．除了CPU
D C ．远程通信设备
。）显示器的主要参数之一是分辨率，其含义为（ B 96. A．显示屏幕的水平和垂直扫描频率
．显示屏幕上光栅的列数和行数B C ．可显示不同颜色的总数
．同一幅画面允许显示不同颜色的最大数目D
97.中断发生时，由硬件保护片更新程序计数器PC，而不是由软件完成，主要是为了。 )( A．能进入中断处理程序并能正确返回原程序A
．节省内存B C．提高处理机的速度
．使中断处理程序易于编制，不易出错D。 B )98.中断向量地址是(
．中断源服务程序入口地址B A ．子程序入口地址
．中断返回地址 D C．中断服务程序入口地址
。 )设备．数据通道．时钟和软件这四项中，可能成为中断源的是I/O( D 99.在设备和数据通道I/O．B 设备I/O．A
设备．数据通道．时钟和软件I/O D． C．I/O设备．数据通道和时钟
。 )中断允许触发器用来( D100.
是否响应了中断请求CPU B． A．表示外设是否提出了中断请求
．开放或关闭可屏蔽硬中断D C ．CPU是否正在进行中断处理
101.硬中断服务程序结束返回断点时，程序末尾要安排一条指令IRET，它的作用是。 )( B
．恢复断点信息并返回B A．构成中断结束命令
．返回到断点处 D．转移到IRET的下一条指令 C。B )在采用DMA方式高速传输数据时，数据传送是( 102.
．在总线控制器发出的控制信号控制下完成的 A控制器本身发出的控制信号控制下完成的．在DMA B执行的程序完成的CPUC ．由响应硬中断处理完成的CPU D．由输入输出中。/ A )方式的103.周期挪用方式常用于(
．通道 DC ．程序传送DMA A． B．中断
104.如果有多个中断同时发生，系统将根据中断优先级最高的中断请求。若要调整中断。D )事件的响应次序，可以利用(
．中断屏蔽D．中断向量 C．中断响应BA ．中断嵌套
。 )( CPU的请求形式是B 105.通道对．跳转指令D ．通道命令C ．中断B．自陷A
。 )( D 对通道的请求形式是106.CPU指令I/OD．．通道命令 B．中断 C．自陷 A三、填空
决定。决定，范围由阶码的位数浮点数规格化时的精度由1.尾数的位数
。三态门比普通状态（高电平、低电平）多哪一个状态？高阻态（悬空）2.
3.Am2901芯片是运算器作用的部件，它的两个主要功能是：作为运算器、作为定序器。（确定下一条微指令的指令）
作用的部件。芯片是寄存器4.Am2910。逻辑运算运算器可以实现算术运算和5.
。码码是8421：用4位二进制代码表示一位十进制数，最常见的BCD BCD6.码
7.根据操作数的位置，指出寻址方式：
8.操作数在寄存器中，称为寄存器寻址方式：
9.操作数地址在寄存器中，称为寄存器间接寻址方式；
10.操作数在指令中，称为立即寻址方式；
寻址方式。直接操作数地址在指令中，称为11.
；，以直接寻址方式，有效地址为：D12.设形式地址为D；）以间接寻址方式，有效地址为：（D;）＋ＤPC以相对寻址方式，有效地址为：
（;）（以寄存器寻址间接寻址方式，有效地址为：R i
；）（BR以基址寻址方式，有效地址为：D+。）（IX以变址寻址方式，有效地址为：D+。浮点数向左规格化的原则：尾数左移一位，阶码减１13.。浮点数向右规格化的原则：尾数右移一位，阶码加１14.在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵循分段的原则，12.一般每个小段要留出一个状态，表包括：○.把相斥性的微命令分在同一段中；○。示：本段不执行任何操作15.补码定点加减运算的溢出判断有两种方式，分别是：用一位符号位判断溢出和用两
。位符号位判断溢出。和１范围内规格化浮点数的判断依据是：尾数的绝对值在0.516.
。找出有效地址的方式所谓寻址方式是：17.。操作数的有效地址＝形式地址＋基地址基址寻址：18.
。PC（程序计数器）19.在计算
机中存放指令地址的寄存器叫20.在取指令之前，首先把PC的内容送到地址（MAR）寄存器中，然后由CPU发出读命令，把指令从地址寄存器所指定的内存存储单元中取出来，送到CPU的指令寄存器中。。和微程序设计21.控制器的设计方法有两种，分别是：组合逻辑设计。传递时间进位信号和影响并行加
法器的两个因素是：22.
。是用来存放CM微程序微程序控制的计算机中的控制存储器23.
编码左移、右移的计算结果。补码为算术左移１位后得，算术右移一位后得。24.。位，用二进制表示）（假设数据有825.-0的反码表示为：1.1111111
原码补码OP11111反码A移码
26.控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。27.根据编码方式，微指令分成水平型微指令和垂
直型微指令两种类型。水平型微指令
快。垂直型微指令可以同时执行若干个微操作，所以执行机器的速度比28.阶码８位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为FFH，尾数为7FFFFFＨ，绝对。Ｈ（用十六进制表示）值最小的负数的阶码为FFH，尾数为800000两个方面。和相关问题影响流水线性能的因素主要反映在访存冲突29.四、简答题
的值，同时指出结果是否溢出。x+yy=0.10111，用变形补码计算，1.设
x=0.11011解：[x]=00.11011，[y]=00.10111，则[x]+[y]''补补'补，
=00.11011+00.10111=01.10010补'，表示正溢出。001符号位为“”，表示溢出。由于第一位符号位为寄存器的用途是什么，为什么需要它与通用寄存器一起移位？Q器件中的AM29012.
解：主要用途是运算器，在进行逻辑运算时用于存放部分积；进行除法运算时，用作商寄存器。目的：为了乘除法的需要。中有哪些主要的寄存器，它们各
自的功能是什么？CPU试问3.：存放将被访问的存储单元的地址；AR解：地址寄存器：存放欲存入存储器中的数据或最近从存储器中读出的数据；数据寄存
器DR：存放从存储器中取出的待执行的指令。指令寄存器IR：存放正在执行的指令的地址或接着将要执行的下一条指令的地址。程序计数器PC提供一个工作区，暂时保存一个操作数或运算结果。ALUAC累加寄存器：为：用来表征当前运算的状态及程序的工作方式。PSW状态字寄存器4.假设某机器有86条指令，平均每条指令由12条微指令组成，其中一条是取指微指令。位。请问控制存储器的容量需多大？取指指令是公用的，已知微指令字长48
位。947×48 =45456×解：共有微指令(12－1)86+1=947条，故控制存储器的容量为指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？5.解：从时间上讲，取指令事件发生在“取指阶段”，取数据事件发生在“执行阶段”。故在取指阶段从存储器取出的信息即为指令，在执行阶段从存储器取出的信息为数据。简要说明组合逻辑与微程序的控制器组成的异同之处，两种控制器各自的优缺点。 6.解：组合逻辑与微程序控制器相同之处是根据指令操作码和时序信号，产生各种控制信号，以便正确地建立各种数据通路，完成取指令和执行指令的控制。．
组合逻辑的优点是由于控制器的速度取决于电路延迟，所以速度较快。缺点是由于将控制部件看成专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过其他的修改添加新功能。微程序控制的优点是同组合逻辑控制器相比，具有规整性、灵活性、可维护性等一系列优点。缺点是由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，故影响了速度。说明得到下一条微指令地址有哪些方式，各自在什么情况下？7.
解：地址译码器：用于取指令结束后根据指令操作码译码后产生的微程序入口地址；硬件产生的初始入口地址：用于设定开机后执行的第一条微指令地址；：用于微程序的顺序执行；PC下地址字段：用于微程序中的转移；微堆栈：用于微程序的返回。什么是指令周期，机器周期和时钟周期（微节拍）的含义以及他们之间的关系。8.
解：指令周期：CPU每取出并执行完一条指令所需的全部时间。机器周期：从内存读取一条指令的最短时间。时钟周期：一个时钟脉冲所需要的时间。关系：一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期。每个指令周期中的机器周期数可以不等，每个机器周期中的时钟周期也可以不等。简述浮点运算中溢出的处理问题。9.
解：溢出就是超出了机器数所能表示的数据范围，浮点数的范围是由阶码决定的。当．
处理。0运算阶码大于最大阶码时，属溢出；当运算阶码小于最小负阶码时，计算机按10.在机器数中，“零”有+0和-0之分，请说明原码、补码和反码中，哪种编码中“零”。8的的表示（设机器字长为位）的表示是唯一的？并分别写出这三种编码中-0解：补码中的“0”的表示是唯一的。[-0]=1.0000000，[-0]=1.1111111，[-0]补反原=0.000000011.在寄存器-寄存器型，寄存器-存储器型，存储器-存储器型这3类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？解：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存?器所需时间长。12.设有主频为16MHz 的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：(1)存储器为“0等待”，求出机器速度。(“0等待”表示存储
器可在一个机器周期完成读/写操作，因此不需要插入等待时间) ；(2)假如 1个时钟周期的等待时间，求机器速度。每两个机器周期中有一个是访存周期，需插入6-6=62.5ns)=0.0625*10等待”时：时钟周期=1/16MHz=1/(16*10，存储器为“解：(1)0机器周期=62.5ns*2=125ns，指令周期=125ns*2=250ns，机器运算速度9=4MIPS=1/250ns=0.004*10(2)访存周期=62.5ns*3=187.5ns，指令周期
=125ns+187.5ns=312.5ns，机器运算速度9=3.2MIPS=1/312.5ns=0.0032*1013.在计算机中实现乘法运算一般可用软件、硬件（组合逻辑）和微码控制3种方式。请、各种方法实现时所需配备的硬件设）2（种方法的基本原理；3、实现上述）1（简述：
、各种方法速度比较。）备；（3解：（1）、软件实现乘法是用加法指令、移位指令、判断转移指令来实现的；硬件是采用专用的阵列乘法器来实现的；微码控制是用微程序来实现乘法步骤的判断相加、移位过程。（2）、软件实现乘法需要CPU支持加法指令、移位指令、判断转移指令即可，所需硬件最少；硬件实现乘法需要专用的加法器，而且所需的这种器件比较多；微码控制只需要的大小就可以实现。ROM在微控存中加入相应的微程序段即可，这样只要适当增加控存、硬件实现的速度最快，微码次之，软件实现最慢）（3五、综合题
某运算器数据通路如下图所示：1.
、指出相容性和相斥性微操作；1）（、用字段直接编译法设计适用于此运算器的微指令格式；2）（的微程序流程图。R、画出计算1/2(a-b)→）（32解: (1)、相斥性的微操作有如下五组：移位器（R、L、V）、ALU（＋、－、M）、A选通门的4个控制信号、B选通门的7个控制信号、寄存器的输入与输出控制信号，即输入时不能输出，反之亦然个输入控制信号；41相容性的微操作：ALU的任一信号与加控制信号；寄存器的五组控制信号中组与组之间。（2）、每一小组的控制信号由于是相斥性的，故可以采用字段直接译码法。微指令格式如下：
考虑取指周期，则微程序流程图如下，其中执行周期仅用一条微指令即可。(3)2.某机器字长16位，直接寻址空间128位，变址时的位移量是-64~+63，16个通用寄存1.直接寻址的两器都可以作为变址寄存器，设计一套指令系统，满足下列寻址要求：○234.地址指令3寄存器寻址两地址指令8条；○条；○.变址寻址的一地址指令6条；○.5.零地址指令32条。试问还有多少种代码未用？若安排直接寻址一地址指令12条；○寄存器寻址的一地址指令，还能容纳多少条？
1解：○3条、直接寻址的二地址指令
277
A2OPA1
操作码取值00、01、10时，指明3条直接寻址的二地址指令。操作码取值11时，表明不是上述类型的指令。2○条、变址寻址的一地址指令6
2347
AOPX11
前两位为11且OP取值为000~101时，指明6条变址寻址的一地址指令，前两时，表明不是上述两种类型的指令。111110、取值为位为11且OP3○8、寄存器寻
址的二地址指令条
5344
R211110R1OP
条寄存器寻址的二地址指令。8时，指明000~111取值OP，11110位取值5前
4○12条、直接寻址的一地址指令
547
条直接寻址的一地址指令。12时，指明11111，OP取值0000~1011位取值前55
○条、零地址指令32
97
OP
3.某机主存容量为4M*16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式。试回答以下问题：、画出一地址指令格式并指出各字段的作用）（1、该指令直接寻址的最大范围）（2、一次间接寻址和多次间接寻址的寻址范围）（3、立即数的范围（十进制表示）4）（、相对寻址的位移量（十进制
表示））5（、单字长一地址指令格式如下：）（1解：
OPMA
637
各字段的作用：
种指令操作码108OP——操作码字段，提供至少种寻址方式6M——寻址方式码字段，指出——形式地址字段，给出寻址所需的形式地址A6字。=64为6位，故该指令直接寻址的最大范围为2（2）、A1615字。=32K=64K字；多次间接寻址的范围为（3）、一次间接寻址的范围为22。0~63；十进制表示为-32~+31；无符
号数表示为4（）、补码表示范围是1FH~20H。-32~+315）、相对寻址的位移量范围在采用补码表示时立即数的范围为（4.某机字长16位，主存容量为64KB，
指令为单字长指令，有50种操作码，采用页面、间接和直接寻址方式。、指令格式如何安排？）（1、存储器能划分成多少页面？每页多少单元？2）（、能否再增加其他寻址方式？3）（解：（1）、有50种操作码，OP字段占6位，页面
寻址可用PC高8位（PCH）与形式位，故指令格式如下：占2位）拼接成有效地址，设寻址模式D（8 X地址寻址模式定义如下：E=D直接寻址有效地址：
X=00
E=PCH-D页面寻址有效地址：X=01
E=(D)X=10 间接寻址有效地址：X=11个单元。256个页面，每个页面有256
高８位形成主存PC、按照上述指令格式，）2（．
（3）、按照上述指令格式，寻址模式x=11尚未使用，故可增加一种寻址方式，由于PCH中给定的寄存器中尚可使用PC，故可以增加相对寻址方式，有效地址
为E=PC+D，如不用相位的操作数。为8对寻址，还可以使用立即数寻址方式，此时形式地址D当位移量（形式地址）D变成7位时，寻址模式可变成3位，原则上可以使用更多的寻没有其他更多的寄存器，因此不能增加其他方式的寻址。CPU址方式，但是现在由于
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理期末试题
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选
计算机组成原理试题及答案
2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计算机组成原理试题集
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理期末考试
计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理试题及答案
计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题
5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。
计算机组成原理试题
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
《计算机组成原理》期末考试试题及答案
武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍
（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）
计算机组成原理期末试题
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试卷及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路
计算机组成原理试卷与答案
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理期末考试试卷及答案(1)
计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
【精品】计算机组成原理期末考试简答题重点
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.