arm9体系结构
ARM7跟ARM9的区别跟ARM体系结构新
ARM7与ARM9的区别及ARM体系结构一、 ARM7与ARM9的区别新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。
这种处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。
1 时钟频率的提高ARM7处理器采用3级流水线，而ARM9采用5级流水线。
增加的流水线设计提高了时钟频率和并行处理能力。
5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。
在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。
2 指令周期的改进指令周期的改进对于处理器性能的提高有很大的帮助。
性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。
对于采用最高级的语言，一般来说，性能的提高在30％左右。
2．1 loads 指令矛n stores指令指令周期数的改进最明显的是loads指令和stores指令。
从ARM7到ARM9这两条指令的执行时间减少了30％。
指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。
这叫作改进型哈佛结构。
而ARM7只有数据存储器接口，它同时用来取指令和数据访问。
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。
以上两点实现了一个周期完成loads指令和stores指令。
2．2 互锁(interlocks)技术当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。
当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。
虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。
编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
2．3 分枝指令ARM9和ARM7的分枝指令周期是相同的。
ARM 基础知识
ARM 课程考试相关知识点主要：●嵌入式系统的五个特性包括：专用性，可剪裁性，可靠性，低功耗性和实时性。
●嵌入式系统的特点：专用性强，可剪裁性好，实时性和可靠性好，功耗低●嵌入式操作系统的特点：微型化，可裁剪性，实时性，高可靠性，易移植性●嵌入式系统设计过程的主要步骤（5个）：⏹1、系统需求分析⏹2、体系结构设计⏹3、硬件/软件设计⏹4、系统集成⏹5、系统测试●ARM处理器的五个系列：（体系架构是否是冯诺依曼）ARM7和ARM9的体系架构？⏹ARM7（冯诺依曼结构）⏹ARM9（哈佛体系结构）⏹ARM9E（哈佛体系结构）⏹ARM10E⏹SecurCore冯诺依曼结构指数据空间和地址空间不分开；哈佛结构数据空间和地址空间是分开的●操作系统指令执行的三个阶段⏹1、获得指令⏹2、分析指令⏹3、执行指令●代码密度：就是处理完成一个完整的操作,需要的指令条数，按字节计算越少效率越高●MMU(Memory Management Unit)：存储器管理单元。
P176存储器管理单元MMU主要完成以下工作：虚拟存储空间到物理存储空间的映射；存储器访问权限的控制；设置虚拟存储空间的缓冲的特征。
MMU可以将某些地址变换条目锁定在快表【TLB（translation lookasidebuffer）】中，从而使得进行与该地址变换条目相关的地址变换速度保持很快。
MMU可以将整个存储空间分为最多16个域。
功能：将虚拟地址映射为物理地址；提供硬件机制的内存访问授权。
●ARM的寻址方式⏹立即数寻址⏹寄存器寻址⏹寄存器移位寻址⏹寄存器间接寻址⏹多寄存器寻址⏹基址变址寻址⏹相对寻址⏹堆栈寻址⏹块拷贝寻址●嵌入式系统/操作系统？主要由哪几部分组成嵌入式系统的组成部分：⏹嵌入式处理器（ARM，MIPS，PowerPC）⏹外围设备（存储器接口）⏹嵌入式操作系统⏹应用软件●ARM的最小系统，画出框图，并说明。
1. ARM芯片。
2. 电源电路、复位电路，晶振电路。
基于ARM9的嵌入式Linux应用开发平台的分析与实现
基于ARM9的嵌入式Linux应用开发平台的分析与实现陈斌【摘要】随着经济的迅速发展以及科学技术水平的不断提高,IT行业取得了较大程度上的进步,为我国国民经济的发展以及人民生活水平的提高做出重要贡献。
尤其是近几年来,信息技术、网络技术飞速发展,IT领域不断发展与升级,在这种环境之下,嵌入式系统成为IT领域的重要焦点之一。
目前状况下,行业内存在着诸多的嵌入式系统,而在这些嵌入式系统当中,Linux最为受到青睐,这主要是因为Linux具有自身的强大优势,主要表现在三个方面,分别是元代码开放、功能强大一级级易于移植等。
就目前市场状况而言,ARM9系列的嵌入式微处理器已经成为嵌入式系统首选的处理器产品,本文就在此基础之上针对基于ARM9的嵌入式Linux应用开发平台的分析与实现进行有益探讨。
【期刊名称】《佳木斯职业学院学报》【年(卷),期】2014(000)005【总页数】2页(P1-2)【关键词】嵌入式系统 ARM9 Linux应用开发平台文件系统【作者】陈斌【作者单位】铁岭师范高等专科学校【正文语种】中文【中图分类】TP316.811.嵌入式系统模型图1显示的主要是嵌入式系统的模型结构：如果从物理层面的角度对其进行一定程度上的分析，可以将嵌入式计算系统理解成一个专用的电子系统，一般情况下，这一专用的电子系统都处于一个非电子系统环境之下，且这一系统环境具有一定的复杂性。
至于这两种系统的关系，可以对其进行一定程度的抽象化处理，即具有复杂性的非电子系统是嵌入式系统的外部环境，我们将其称为被嵌入的系统。
就一般状况而言，整个系统之中所包含的嵌入式系统为多个，同时，嵌入式系统能够与外界进行直接的通信。
对于嵌入式系统而言，它能够提供一个专门的服务给被嵌入系统，这一服务主要表现为两个方面：一方面，这一服务可以表现为对外界输入的响应；另一方面，这一服务也可以是对被嵌入系统或者与之相邻的嵌入式系统数据的响应。
就如现代机电控制系统，对于这一系统而言，它是一种分布式的系统，在这种系统环境之下，各个处理单元都是通过网络进行一定程度上的连接的。
ARM体系架构解析ppt课件
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第三章 ARM9芯片S3C2410片上资源
#include "nwait.h" #include "sdi.h" #include "stone.h" #include "ts_auto.h" #include "ts_sep.h" #include "usbfifo.h" #include "IrDA.h" #include "lcd.h" #include "lcdlib.h" #include "glib.h" #include "palette.h" #include "spi.h" #include "uart0.h" #include "uart1.h" #include "uart2.h" #include "etc.h" #include "flash.h" #include "idle.h" #include "pd6710.h"
图3-2 S3C2410存储区地址映射
0x00000000 [不使用NAND Flash作为ROM]
3.1.5 S3C2410处理器时钟和电源管 理
1．时钟 S3C2410的主时钟由外部晶振或者外部时钟 提供，选择后可以提供3种时钟信号， 分别是CPU使用的FCLK、AHB总线使用的 HCLK和APB总线使用的PCLK。 2. 时钟源选择 对时钟源的选择是通过OM[1:2]实现的，如 表3-1所示。
图 3-1 S3C2410X
ARM体系结构与编程
ARM体系结构与编程
一、ARM体系结构
ARM(Advanced RISC Machine)是由英国ARM公司开发的一种低功耗、超低成本的处理器架构，是移动设备的首选处理器。
ARM架构的处理器有ARM7、ARM9、ARM11、 Cortex-A8 、Cortex-A15等，它们核心架构特点为以下几点：
1.保护模式。
ARM架构的处理器能够在用户模式和两个高级的保护模式之间来回切换。
2.对齐式存储。
ARM架构的处理器采用对齐方式，其二进制指令必须按照固定的位置排列，以便提高存储空间的利用率。
3.浮点处理单元。
ARM架构的处理器具有浮点数处理功能，使数值运算能够高效率地完成。
4.多级缓存。
ARM架构的处理器将原始数据复制到不同级别的快速缓存中，以便快速访问。
二、ARM程序的编程
1、ARM程序的编写
ARM程序的编写可以使用C语言编写，程序开发者需要掌握ARM架构各种中央处理器扩展指令集的使用方法，以便获得更好的效率。
2、编译ARM程序
ARM程序的编译是使用GNU的gcc编译器进行的，它可以将C语言编写的程序编译成ARM架构的机器码，并可以在ARM架构的处理器上运行。
3、调试ARM程序
ARM程序的调试使用GDB程序调试，它可以提供丰富的调试工具，可以跟踪程序执行的步骤，提供全面的程序反馈信息，可以帮助开发者快速定位程序运行出错的地方。
三、总结。
ARM体系结构
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
关于ARM的内核架构介绍
张凌001关于ARM的内核架构很多时候我们都会对M0，M0+,M3,M4，M7，arm7，arm9，CORTEX-A系列，或者说AVR,51，PIC等，一头雾水，只知道是架构，不知道具体是什么，有哪些不同？今天查了些资料，来解解惑，不是很详细，但对此有个大体了解。
咱先来当下最火的ARM吧1.ARMARM即以英国ARM（Advanced RISC Machines）公司的内核芯片作为CPU，同时附加其他外围功能的嵌入式开发板，用以评估内核芯片的功能和研发各科技类企业的产品.ARM 微处理器目前包括下面几个系列，以及其它厂商基于 ARM 体系结构的处理器，除了具有ARM 体系结构的共同特点以外，每一个系列的 ARM 微处理器都有各自的特点和应用领域。
－ ARM7 系列－ ARM9 系列－ ARM9E 系列－ ARM10E 系列－ ARM11系列－ Cortex 系列－ SecurCore 系列－ OptimoDE Data Engines－ Intel的Xscale－ Intel的StrongARM ARM11系列2. Cortex 系列32位RISCCPU开发领域中不断取得突破，其设计的微处理器结构已经从v3发展到现在的v7。
Cortex 系列处理器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类。
由于应用领域的不同，基于v7架构的Cortex处理器系列所采用的技术也不相同。
基于v7A的称为“Cortex-A系列。
高性能的Cortex-A15、可伸缩的Cortex-A9、经过市场验证的Cortex-A8处理器以及高效的Cortex-A7和Cortex-A5处理器均共享同一体系结构，因此具有完整的应用兼容性，支持传统的ARM、Thumb指令集和新增的高性能紧凑型Thumb-2指令集。
1Cortex-M系列Cortex-M系列又可分为Cortex-M0、Cortex-M0+、Cortex-M3、Cortex-M4；2Cortex-R系列Cortex-R系列分为Cortex-R4、Cortex-R5、Cortex-R7；3Cortex-A 系列Cortex-A系列分为Cortex-A5、Cortex-A7、Cortex-A8、Cortex-A9、Cortex-A15、Cortex-A50等 ，同样也就有了对应内核的Cortex-M0开发板、Cortex-A5开发板、Cortex-A8开发板、Cortex-A9开发板、Cortex-R4开发板等等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ARM微处理器：通用寄存器
•
R0-R7
–
–
所有模式下，R0-R7所对应的物理寄存器都是相同的
这八个寄存器是真正意义上的通用寄存器，ARM体 系结构中对它们没有作任何特殊的假设，它们的功 能都是等同的。 在中断或者异常处理程序中一般都需要对这几个寄 存器进行保存。
–
ARM微处理器：通用寄存器
•
R8-R14
ARM存储格式
大端的数据存放格式 小端的数据存放格式
word a=0x f6 73 4b cd
低地址 地址A 地址A+1 地址A+2 地址A+3 高地址 f6 73 4b cd
低地址
cd
4b
地址A 地址A+1
73
f6
地址A+2
地址A+3 高地址
ARM 处理器7种工作模式
• 用户模式(usr) - 正常的程序执行模式
–
AMBA总线
测试接 口 ARM CPU 并行接 口 串行 接口
SDRAM Control
桥
SRAM
LCD Control
Timer
UART
基于AMBA总线的典型系统
ARM工作状态
• 从编程者角度看ARM9有两种工作状态，并且 可相互切换 • ARM状态 ， 处理执行32位的ARM指令 字对 齐 • Thumb状态，处理执行16位的Thumb指令 半 字对齐 如果在1K的存储空间中，可以放32条ARM指令 ，就可以放64条Thumb指令，因此在存放 Thunb指令时，代码密度高
编程模型
ARM存储器格式
ARM 的寻址空间是线性的地址空间，为232=4G • Bytes 0 to 3 存储第一个word, bytes 4 to 7存储第二个 word
• •
ARM支持大端（Big-endian）和小端（Little-endian）的 内存数据方式，可以通过硬件的方式设置（没有提供 软件的方式）端模式
–
– – –
访问的物理寄存器取决于当前的处理器模式，若要访问特定 的物理寄存器而不依赖当前的处理器模式，则要使用规定的 名字。 R8-R12各有两组物理寄存器：一组为FIQ模式，另一组是除 FIQ以外的其他模式。
–
R13-R14各有6个分组的物理寄存器，一个用于用户模式和系 统模式，其他5个分别用于5种异常模式。 R13（也被称为SP指针）被用作栈指针，通常在系统初始化时 需要对所有模式下的SP指针赋值，当CPU在不同的模式时栈 指针会被自动切换成相应模式下的值。 R14有两个用途，一是在调用子程序时用于保存调用返回地址 ，二是在发生异常时用于保存异常返回地址。
ARM微处理器：异常
当异常出现时，异常模式分组的R14和SPSR用于保存 状态，即：
R14_<exception_mode>=return link SPSR_<exception_mode>=CPSR CPSR[4:0]=exception mode number CPSR[5]=0 /*在ARM状态执行*/ if<exception_mode>==Reset or FIQ then CPSR[6]=1 /*禁止快速中断*/ CPSR[7]=1 /*禁止正常中断*/ PC=exception vector address
FIQ模式 IRQ模式 Supervisor模式 Abort模式
异常模式：主要是在外部中断 或者程序执行非法操作时会触 发
Undefined模式
ARM微处理器：寄存器
•
ARM处理器有37个寄存器
– 31个通用寄存器：程序计数器、堆栈及其他通用寄
存器 – 6个状态寄存器
• 这些寄存器不能同时看到
• 不同的处理器状态和工作模式确定哪些寄存器 是对编程者是可见的
流水线技术
• 三级流水线技术
ARM9TDMI流水线技术
ARM7TDMI
Instruction Fetch ARM decode ThumbARM decompress Reg Select
Reg Read
Shift
ALU
Reg
Write
FETCH
DECODE
EXECUTE
ARM9TDMI
Instruction Fetch
地址A
A B ... X return
R14
R14_irq 地址A
未被破坏
中断调用
• R14寄存器注意要点
用户模式下的程序
IRQ模式下的程序A a
IRQ模式下的程序B a
解决办法是 3. IRQ服务程序A 确保R14的对应 6. 在程序B返回 2.发生IRQ中断 5. 硬件将返回地 版本在发生中断 ，硬件将某个地 4. 如果在IRQ处 到程序A，然后 执行完毕，将 址保存在R14_irq R14_irq寄存器的 嵌套时不再保存 在返回到用户模 址存入IRQ模式 理程序中打开 寄存器中，原来 1.执行用户模式 下的R14_irq寄存 任何有意义的值 式下被中断的程 内容减去某个常 IRQ中断，并且 保存的返回地址 下的程序； 量后存入PC，返 序时，发生错误 器，用户模式下 再次发生IRQ中 （将R14入栈） 将被覆盖，造成 的R14没有被破坏 ，或者切换到其 ，将不能正确返 回之前被中断的 断； 错误； 它处理器模式下 程序； 回； ； 。
ARM微处理器： ARM State寄存器
ARM微处理器: Thumb State寄存器
ARM微处理器：通用寄存器
•
通用寄存器是R0-R15的寄存器，分为三类
– 没有对应影子寄存器的寄存器R0-R7
– –
有对应影子寄存器的寄存器R8-R14 程序计数器R15 (或者PC)
•
影子寄存器是指该寄存器在不同的模式下对应 的物理寄存器
当处理异常返回时，将SPSR传送到CPSR，R14传送到 PC
1. 程序在系统模式下运行用户程序 ，假定当前处理器状态为Thumb状 态、允许IRQ中断；
图示进入异常过程
系统(用户)模式 2. 用户程序运行时发生IRQ中断， 硬件完成以下动作： 将CPSR寄存器内容存入IRQ模式 的SPSR寄存器 置位I位（禁止IRQ中断） 清零T位（进入ARM状态） 设置MOD位，切换处理器模式至IRQ 模式
ARM9体系结构
内容
• • • • • • • • 计算机体系结构基础 ARM架构 ARM处理器的工作状态 ARM流水线技术 ARM体系结构的存储器格式 ARM处理器工作模式 ARM体系结构的寄存器组织 ARM处理器的异常处理
体系结构
冯诺依曼结构
单一存储、统一编址、分时复用
体系结构
哈佛结构
处理器 状态切换
• 处理器状态
使用BX指令将ARM9TDMI内核的操作状态在ARM状态和Thumb 状态之间进行切换
跳转地址标号
;从Arm状态切换到Thumb状态 LDR BX R0,=Lable+1 R0
地址最低位为1 ，表示切换到 Thumb状态 地址最低位为0 ，表示切换到 ARM状态
;从Thumb状态切换到ARM状态 LDR BX R0,=Lable R0
处理器工作模式
决定可以访问的系统资源 （寄存器、cache、等）
• 处理器模式分特权模式，非特权模式 特权模式下，允许完全读/写CPSR寄存器
非特权模式下，只允许对CPSR的控制域进行读访 问，但允许对条件标志的读/写访问
ARM微处理器：CPU模式
User模式 System 模式
特权模式 可以存取 系统中的 任何资源 程序不能访问有些受保护的资源 只能通过异常的形式来改变CPU的当前运行模式 与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务
•
•
5 级流水线 实现了以下改进：
– 改进 CPI 到 约1.5
– 提高了最大时钟频率（300M）
ARM9TDMI
ARM920T
2x 16K caches MMU 支持虚拟地址和内存保护 写缓冲
D Cache
GLUE
ARM9TDMI
MMU
外部 存储器
I Cache
ARM9xxT
带Cache的ARM9TDMI
• 快速中断模式(fiq) - 支持高速数据传输或通道处 理 中断模式(irq) - 用于通用中断处理 管理员模式(svc) - 操作系统的保护模式. 中止模式(abt) - 支持虚拟内存和/或内存保护 系统模式(sys) - 支持操作系统的特殊用户模式 未定义模式(und) - 支持硬件协处理器的软件仿 真
IRQ中断的响应: 置1：禁止响应 置0：允许响应 FIQ中断的响应: 置1：禁止响应 置0：允许响应
模式控制位
•置0表示执行32bit的ARM指令 •置1表示执行16bit的Thumb指令
ARM微处理器：程序状态寄存器
• 模式控制位M0-M4
程序调用
• R14寄存器与子程序调用
操作流程 1.程序A执行过程中调用程序B ； 2.程序跳转至标号Lable，执行 程序B。同时硬件将“BL Lable”指令的下一条指令所在 地址存入R14；
ARM微处理器：程序状态寄存器
•
CPSR（当前程序状态寄存器）在所有的模式下 都是可以读写的，它主要包含：
– – – –
条件标志 中断使能标志 当前处理器的模式 其它的一些状态和控制标志
ARM微处理器：程序状态寄存器
条件标志 中断标志
ARM/Thumb 控制标志
Overflow Carry Zero Negative
分开存储、独立编址、两倍带宽 、执行效率更高
指令集系统
嵌入式微处理器的指令系统可采用精简指令集系统RISC（Reduced Instruction Set Computer）或复杂指令集系统CISC（Complex Instruction Set Computer）