第二章 微处理器与系统结构-1
第2章 ARM体系结构

• 控制位
–
程序状态寄存器PSR(Program Status Register)的最低8位I、F、T和 M[4:0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I:置1,则禁止IRQ中断; F:置1,则禁止FIQ中断。 • T位 T=0 指示ARM执行; T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0(M[4:0])是模式位,决定处理器 的工作模式,如表2.3.1所列。
6 (最低)
6 5
数据中止
IRQ (外部中断请求) FIQ (快速中断请求)
中止(数据)
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
(1)复位
• • 处理器的复位电平有效时,产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时,产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常:在一个正常的程序流程执行过程中,由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止,称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后,强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量(Exception Vectors)。
M[4:0]模式控制位
M[4: 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC,CPSR,R14~R0 PC,R7~R0,CPSR, SPSR_fiq,R14_fiq~ R8_fiq PC,R12~R0,CPSR, SPSR_irq,R14_irq, R13_irq PC,R12~R0, CPSR, SPSR_svc,R14_svc, R13_svc PC,R12~R0, CPSR, SPSR_abt,R14_abt, R13_abt
单片机课件第二章 ARM体系结构

2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式,ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中,指令中的地址码字段给出的是寄存器编 号,指令执行时直接取出寄存器值操作。
例如指令: MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC,R14~R0,CPSR(ARM v4及以上版本)
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射
在Thumb状态下,程序计数器PC(Program Counter)使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态:当操作数PSR控制位T为1时,执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常,则当异常处理(IRQ、 FIQ、Undef、Abort和SWI)返回时,自动转换到Thumb状态。(异 常都是在ARM 状态中执行) ARM状态:当操作数PSR控制位T为0时,执行BX指令进入ARM状态 ;处理器发生异常(IRQ、FIQ、Reset、Undef、Abort和SWI)。在 此情况下,把PC内容复制到异常模式的链接寄存器中,并且异常处 理将从异常向量地址开始。
sys(系统模式):运行具有特权的操作系统任务。
und(未定义指令中止模式):当未定义的指令执行时进入该 模式,可用于支持硬件协处理器的软件仿真。
《微处理器系统结构与嵌入式系统设计》课程教案

《微处理器系统结构与嵌入式系统设计》课程教案第一章:微处理器概述1.1 微处理器的定义与发展历程1.2 微处理器的组成与工作原理1.3 微处理器的性能指标1.4 嵌入式系统与微处理器的关系第二章:微处理器指令系统2.1 指令系统的基本概念2.2 常见的指令类型及其功能2.3 指令的寻址方式2.4 指令执行过程第三章:微处理器存储系统3.1 存储器的分类与特点3.2 内存管理单元(MMU)3.3 存储器层次结构与缓存技术3.4 存储系统的性能优化第四章:微处理器输入/输出系统4.1 I/O 接口的基本概念与分类4.2 常见的I/O 接口技术4.3 直接内存访问(DMA)4.4 interrupt 与事件处理第五章:嵌入式系统设计概述5.1 嵌入式系统的设计流程5.2 嵌入式处理器选型与评估5.3 嵌入式系统硬件设计5.4 嵌入式系统软件设计第六章:嵌入式处理器架构与特性6.1 嵌入式处理器的基本架构6.2 嵌入式处理器的分类与特性6.3 嵌入式处理器的发展趋势6.4 嵌入式处理器选型considerations 第七章:数字逻辑设计基础7.1 数字逻辑电路的基本概念7.2 逻辑门与逻辑函数7.3 组合逻辑电路与触发器7.4 微处理器内部的数字逻辑设计第八章:微处理器系统设计与验证8.1 微处理器系统设计流程8.2 硬件描述语言(HDL)与数字逻辑设计8.3 微处理器系统仿真与验证8.4 设计实例与分析第九章:嵌入式系统软件开发9.1 嵌入式软件的基本概念9.2 嵌入式操作系统与中间件9.3 嵌入式软件开发工具与环境9.4 嵌入式软件编程实践第十章:嵌入式系统应用案例分析10.1 嵌入式系统在工业控制中的应用10.2 嵌入式系统在消费电子中的应用10.3 嵌入式系统在医疗设备中的应用10.4 嵌入式系统在其他领域的应用案例分析第十一章:嵌入式系统与物联网11.1 物联网基本概念与架构11.2 嵌入式系统在物联网中的应用11.3 物联网设备的硬件与软件设计11.4 物联网安全与隐私保护第十二章:实时操作系统(RTOS)12.1 实时操作系统的基本概念12.2 RTOS的核心组件与特性12.3 常见的实时操作系统及其比较12.4 实时操作系统在嵌入式系统中的应用第十三章:嵌入式系统功耗管理13.1 嵌入式系统功耗概述13.2 低功耗设计技术13.3 动态电压与频率调整(DVFS)13.4 嵌入式系统的电源管理方案第十四章:嵌入式系统可靠性设计14.1 嵌入式系统可靠性概述14.2 故障模型与故障分析14.3 冗余设计技术与容错策略14.4 嵌入式系统可靠性评估与测试第十五章:现代嵌入式系统设计实践15.1 现代嵌入式系统设计挑战15.2 多核处理器与并行处理15.3 系统级芯片(SoC)设计与集成15.4 嵌入式系统设计的未来趋势重点和难点解析第一章:微处理器概述重点:微处理器的定义、发展历程、组成、工作原理、性能指标。
微机原理课件第二章 8086系统结构

但指令周期不一定都大于总线周期,如MOV AX,BX
操作都在CPU内部的寄存器,只要内部总线即可完成,不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序,充分体现了总 线是严格地按分时复用的原则进行工作的。 即:在一个总线周期内,首先利用总线传 送地址信息,然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件(EU)
• 功能:负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构,工作方式为先进先出。写入的指令 只能存放在队列尾,读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作,共同完成所 要求的任务: ①每当8086的指令队列中有空字节,BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时,它会从BIU部件的指令 队列前部取出指令的代码,然后译码、执行指令。在执 行指令的过程中,如果必须访问存储器或者I/O端口, 那么EU就会请求BIU,完成访问内存或者I/O端口的操 作; ③当指令队列已满,且EU又没有总线访问请求时,BIU 便进入空闲状态。(BIU等待,总线空操作) ④开机或重启时,指令队列被清空;或在执行转移指令、 调用指令和返回指令时,由于待执行指令的顺序发生了 变化,则指令队列中已经装入的字节被自动消除,BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 (EU等待)
•CF(Carry Flag)—进位标志位,做加法时最高位出现进位或 做减法时最高位出现借位,该位置1,反之为0。
第二章 8086微处理器

第二章8086/8088微处理器及其系统结构内容提要:1.8086微处理器结构:CPU内部结构:总线接口部件BIU,执行部件EU;CPU寄存器结构:通用寄存器,段寄存器,标志寄存器,指令指针寄存器;CPU引脚及其功能:公用引脚,最小模式控制信号引脚,最大模式控制信号引脚。
2.8086微机系统存储器结构:存储器地址空间与数据存储格式;存储器组成;存储器分段。
3.8086微机系统I/O结构4.8086最小/最大模式系统总线的形成5.8086CPU时序6.最小模式系统中8086CPU的读/写总线周期7.微处理器的发展学习目标1.掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成;2.理解存储器读/写时序;3.了解微处理器的发展。
难点:1.引脚功能,最小/最大模式系统形成;2.存储器读/写时序。
学时:8问题:为什么选择8088/8086?•简单、容易理解掌握•与目前流行的P3、P4向下兼容,形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的,8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道,它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H,IP=2l00H,其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程?2.什么是8088的最大、最小模式?3.在最小模式中,8088如何产生其三总线?4.在最大模式中,为什么要使用总线控制器?思考题1.试述最小模式下读/写总线周期的主要区别。
第2章微型计算机系统的组成及工作原理

2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽,包括地址线、数据线、控制线、时钟和电源线 (1)地址线:SA019和LA1723 (2)数据线:SD015 (3)控制线:AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流:存储器中的数据、程序代码;接口寄存器中的I/O数据、 状态、I/O命令 信息链:信息流在系统中流动的路径; 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器,是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路;把一条总线映 射到另一条总线上 北桥:连接CPU总线和PCI总线的桥 南桥:连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下,改变这些芯片组的设计,即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
微机原理-1

第一章 微型计算机基础
5
由18000多只电子管组成,重30吨,功率15 第一台数字式电子计算机 ENIAC 千瓦,占地 170平方米。
第一章 微型计算机基础
6
EDVAC计算机: 1951年,冯·诺依曼(Von Neumann)与 莫尔小组合作研制了EDVAC (Electronic Discrete variable Automatic Computer)计算机 ,在这台计算机中确立了计算机的5个基本部 件:输入器(输人数据和程序)、存储器(存 放程序和数据)、控制器(控制程序的执行) 、运算器(完成数据的加工处理)和输出器( 输出处理结果),并采用了二进制,程序存储 在计算机内部。 ----冯·诺依曼结构计算机 现代计算机大部分仍采用冯·诺依曼结构
第一章 微型计算机基础
24
存储单元地址:通常,存储器由多个存储单元组 成,微机赋予每个存储单元一个地址,CPU通过 这个地址与该单元进行数据传输。 存储容量:指整个存储器所能包含的字节单元或 位单元的数量。
第一章 微型计算机基础
常用的存储容量单位有: 位,即bit,简记作b; 字节(8个位),即Byte,简记作B; 千字节(210字节),记做KB,1KB=1024B 兆字节(220字节),记做MB,1MB=1024KB GB(230字节),1GB=1024MB TB(240字节),1TB=1024GB
第一章 微型计算机基础
3
第一章 计算机基础
第一节 第二节 第三节 第四节 第五节 绪论 数制及其转换 非数值信息的二进制表示 微型计算机的二进制数运算 带符号数的表示和运算
第一章 微型计算机基础
4
第一节 绪论
一、计算机的发展
ENIAC计算机: 1946年2月,美国物理学博士莫克利和电气 工程师埃克特领导的莫尔小组,为了给美国陆军 编制各种武器的弹道表,研制成出第一台数字式 电子计算机ENIAC(Electronic Numerical Integrator And Calculator)。
微机原理课后习题解答

微机原理习题第一章绪论习题与答案1. 把下列二进制数转换成十进制数、十六进制数及BCD码形式。
(1)10110010B =(2)01011101.101B =解:(1)10110010B = 178D = B2H = (0001 0111 1000)BCD (2)01011101.101B = 93.625D = 5D.AH= (1001 0011.0110 0010 0101)BCD2. 把下列十进制数转换成二进制数。
(1)100D =(2)1000D =(3)67.21D =解:(1) 100D = 01100100B(2) 1000D = 1111101000B(3)67.21D = 1000011.0011B3. 把下列十六进制数转换成十进制数、二进制数。
(1) 2B5H =(2) 4CD.A5H =解:(1)2B5H = 693D = 0010 1011 0101B(2)4CD.A5H = 1229.6445D = 0100 1100 1101.1010 0101 B4. 计算下列各式。
(1)A7H+B8H =(2)E4H-A6H =解:(1)A7H+B8H = 15FH(2)E4H-A6H = 3EH5. 写出下列十进制数的原码、反码和补码。
(1)+89(2)-37解:(1)[+89 ] 原码、反码和补码为: 01011001B(2)[-37] 原码= 10100101 B[-37] 反码= 11011010 B[-37] 补码= 11011011 B6.求下列用二进制补码表示的十进制数(1)(01001101)补=(2)(10110101)补=解:(1)(01001101)补= 77D(2)(10110101)补= -75D7.请用8位二进制数写出下列字符带奇校验的ASCII码。
(1)C:1000011 (2)O:1001111(3)M:1001101 (4)P:1010000解:(1)C:0 1000011 (2)O:0 1001111(3)M:1 1001101 (4)P:1 10100008.请用8位二进制数写出下列字符带偶校验的ASCII码。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
DS ES SS CS IP
BIU
地 址 加 法 器
AB
DX
DB 数据暂存器 指 令 队 列 总线 接口 CB 控制 电路
运 算 器
指令译码器 PSW 标志寄存器 执行部件 控制电路
并行: 图2.7
EU
总线接口部件BIU
• 主要功能 • 负责与存储器、I/O设备之间传递信息(指令和数据) • 具体完成: • (1)从内存取指令,送到指令队列,并管理指令队列; • (2)读数据:配合执行部件从指定的内存单元 • 或I/O端口取数据; • ( 3)写数据:将执行部件的运算结果送到 • 指定的内存单元或I/O端口。
• 时钟周期T 机器周期M 指令周期IC
指令周期 M1 T1 T2 T3 M2 T1 T2 T3 T4 Mn T1 T2 T3
微操作控制部件
• 功能:根据指令产生计算机各部件所需要 的控制信号
方式 组合逻辑控 制 微程序控制 可编程序逻 辑阵列PLA 特点 优点 缺点 改动困难 速度较慢
用硬件电路实现 速度快 ROM中的微指令 便于修改
用来指示栈顶的偏移地址, 必须与SS段寄存器联合使用确定实际地址。 堆栈和指针如下页图所示。
BP(base pointer)——基址指针寄存器
可以与SS寄存器联合使用来确定堆栈段中某一存储器单元地址。
设: ( SS)=3F00H,(SP)=0100H堆栈和指针如下图:
堆栈是内存开辟的一个特殊数据区,一端固定,一端浮动, 严格按照后进先出的工作原则。
1. 总线接口部件BIU (Bus Interface Unit) → 运输部门 负责取指令,读、写 2. 执行部件EU (Execute Unit) → 加工部门 负责指令的执行 3. 工作方式 串行:图2.6
寄存器组 AH AL BH BL CH CL DH DL
SI DI BP SP
AX BX CX
通用寄存器
8086 的寄存 器组
SI DI BP
SP
DS ES SS CS IP PSW
数据段寄存器 Data Segment 附加段寄存器 Extra Segment 堆栈段寄存器 Stack Segment 段寄存器 代码段寄存器 Code Segment 指令指针寄存器 Instruction Pointer 状态标志寄存器 Processor Status Word
– 数据总线缓冲寄存器DBUF – 地址总线缓冲寄存器ABUF
第二节 Intel 8086微处理器
• 特点
– 16位:内部总线、寄存器、运算部件 – 双列直插式 – 5MHz – 20条地址线:1M寻址空间
Intel 8086
8086 : 对外有16根数据线,20根地址线 可寻址的内存单元数 220 = 1M
FFFFFH
段
00000H 00001H 0FFFFH
...
...
23450H 23460H
• 段:64K字节 • 从节开始 • • • • • 34567 3:4567 34:567 345:67 3456:7
...
3344FH 33450H 34567H ... 4344FH
... ...
...
用来识别当前堆栈段。
ES——Extra Segment Register附加段寄存器, 用来识别当前附加段。
段寄存器的初始值
CS CS
代码段:64K
DS DS
数据段:64K
SS
64K
SS
堆栈段:64K
2、通用寄存器
AX、BX、CX、DX 作为通用寄存器。
用来暂存计算过程中所用到的操作数,结果或其它信息。 访问形式:可以用16位的访问; 或者可以用字节(8位)形式访问, 它们的高8位记作 : AH 、 BH 、 CH 、 DH 。 它们的低8位记作 : AL 、BL 、CL 、DL 。
BIU的构成
• 4个16位段寄存器:
– CS,DS,ES,SS
8086 结构
寄存器组 AH AL BH BL CH CL DH DL SI DI BP SP AX BX CX DX DS ES SS CS IP
BIU
地 址 加 法 器
• 16位IP指令指针寄存器 • 20位 地址加法器 • 指令队列
例: MUL BX ; (AX)(BX)(DX)(AX)
例:
IN
AL , DX
2.地址指针与变址寄存器:
SP、BP、SI、DI 四个16位寄存器。 以字为单位在运算过程中存放操作数, 经常用以在段内寻址时提供偏移地址。
地址指针寄存器(SP 、 BP )
SP(stack pointer)——堆栈指针寄存器
CPU
片外总线
• 片外总线:在CPU和各外部部件之间传送信息的总线,系统总线,三 总线结构
– 数据总线:DB(Data Bus) – 地址总线:AB(Adress Bus) – 控制总线:CB(Control Bus)
• 单总线结构,分时使用
– 发送:同一时刻只允许一个部件发送数据 – 接收:不限 控制总线
SI——Source Index Register 源变址寄存器 DI——Destination Index 目的变址寄存器
使用场合:常用于变址寻址。 • 一般与DS联用,用来确定数据段中某一存储单元的地址, SI , DI具有自动增量和自动减量功能.
例:
MOV AX, [SI]
•
在串处理指令中,SI、DI作为隐含的源变址和目的变址寄 存器分别达到在数据段和附加段中寻址的目的。 执行示意图如右图。
– 当BIU有2个或2个以上的字节空间,而且EU没 有向BIU请求读或写数据时 – 空闲状态 – 取指令优先:取指令的优先级高于读写操作数
• 取指令
– 队列输出端指针 – 队列输入端指针
读取指令的过程
1 2 3 4 5 6
取走一字 节的指令
1
2
3
4
5 6
输出指针
输入指针
输出指针
输入指针
填充2字节 的指令
数据总线 (SS)=3F00H 3F000H ...... (SP)=60H ...... A19~A0 FFFFFH A19~10 地址总线 a1 a0 栈底 3F0FFH 3F060H
00000H
D7~D0 1 M X 8位存储体
8086系统存储器与总线连接
堆栈和指针
• 变址寄存器(SI 、 DI)
通过程序来设计 兼顾以上两种的优点 组合逻辑
总线
• 总线是计算机各部 件间传递信息的公 共通路。 • 片内总线
– 在微处理器内部各单 元间传递信息的总线 – 单总线/双总线/多总 线
存储器 运 运 算 算 器 器 和
被加数 寄 存 器 组
加数
控制器
被加数
输出
输入 进位
运 运 算 算 器 器
寄 存 加数 器 组 和
• 主要功能 • 指令的译码和指令的执 行(包括算术、逻辑运算, 控制命令等)。 • 构成部分: • 8个16位寄存器:
AX、BX、CX、DX SP、BP、DI、SI
寄存器组 AH AL BH BL CH CL DH DL SI DI BP SP AX BX CX DX DS ES SS CS IP
AX——(Accumulator)作为累加器。 它是算术运算的主要寄存器, 所有I/O指令都使用这一寄存器与外部设备交换数据。 例: IN OUT AL , 20H 30H , AX
BX——Base用作基址寄存器使用。 在计算内存储器地址时,经常用来存放基址。
例:
MOV
AX, [BX+03H]
CX——Count可以作计数寄存器使用。 在循环LOOP指令和串处理指令中用作隐含计数器。
1、段寄存器
段寄存器: 4个16位段寄存器CS、DS、SS、ES。 用来识别当前可寻址的四个段,不可互换的使用。
CS——Code Segment Register 代码段寄存器
用来识别当前代码段(程序一般放在代码段)。 DS——Data Segment Register数据段寄存器 用来识别当前数据段寄存器。 SS——Stack Segment Register堆栈段寄存器,
控制寄存器
节
00000H 00001H
第0节 16个单元
0000FH 00010H 00011H
• 内存大小:1M字节 • 00000-FFFFF • 节:16个字节
第1节 16个单元
0001FH 00020H 00021H
第2节 16个单元
0002FH
...
FFFF0H FFFF1H
... 第65535节 16个单元
十进制调整
运 运 算 算 器 器
PSW 标志 进位 标志寄存器 寄存器
加数 和
控制器
地址总线
数据总线
指令部件
指令寄存器IR
程序计数器PC
指令译码器ID
取指令
外部命令 操作控制器 时序发生器
分析指令 执行指令
内部命令
时序部件
• 时钟系统
– 脉冲源: 2.5G主频的CPU,时钟周期是多少? – 时钟启停逻辑
BIU
地 址 加 法 器
数据暂存器
指 令 队 列
• • • •
标志寄存器PSW 算术逻辑运算部件ALU 指令译码器 控制部件
运 算 器
总线 接口 控制 电路
指令译码器
EU
PSW标志 寄存器
执行部件控制电路
AH BH CH DH
AL BL CL DL
AX 累加器Accumulator BX 基数寄存器 Base CX 计数寄存器 Count DX 数据寄存器 Data 源变址寄存器 Source Index 目的变址寄存器 Destination Index 基址指针寄存器 Base Point 堆栈指针寄存器 Stack Point 变 址 寄存器 指 针 寄存器