单片机IO口内部结构

一、P0端口的结构和工作原理

结构图如下：

1、图解：

（1）输入缓冲器：在P0端口中有两个三态缓冲器，上图中的上面一个是读锁

存器的缓冲器，也就是说，要读取D 锁存器输出端Q 的数据，那就得使读锁存器的这个缓冲器的三态控制端（图中的“读锁存器”端）有效。下面的是读引脚的缓冲器，要读取P0.x 引脚上的数据，也要使标号为“读引脚”的这个三态缓冲器的控制端有效，引脚上的数据才会传输到单片机的内部数据总线上。

（2）D 锁存器：

结构如图：

它有两个输入端，数据输入端D 和使能输入端CP 。当CP=0时，G3、G4输出均为0，使G1、G2构成的基本SR 锁存器处于保持状态，无论D 信号怎么变化，输出Q 和Q 非均保持不变。当需要更新状态时，可将门控信号CP 置1，此时，根据送到D 端新的二值信息将锁存器置为新的状态。

2、当控制信号为低电平“0”，P0口作为通用IO 接口使用时，控制信号为0，转换开关把输出级与锁存器__

Q 端接通，在CPU 向端口输出数据时，因与门输出为0，是

V1

24G

截止，此时，输出级是漏极开路电路，类似于OD门，当驱动上接电流负载时，需要外接上拉电阻，否则输出电平就没有高低之分了。

下图为内部数据总线向P0口输出数据的流程图：

二、P1、P2、P3口作IO口使用时原理与P0口类似，他们的内部结构分别为：