DSP的双电源解决方案

D SP的双电源解决方案Ξ
Power Supply Sequenc i ng Solution s for D ual Supply Voltage of D SP 西安电子科技大学　(西安710071) 童　刚　裴昌幸
【摘　要】　介绍了一种简单的双电源解决方案。

它采用了T I公司的电源管理产品,如
低压差稳压器、开关电源控制器、供电电压监测器等,来实现D SP正确的上电时序。

本文列举
了两类电源的解决方案:只有3.3V供电的情况和高于3.3V供电的情况。

关键词:D SP,供电时序,SVS
【Abstract】　T h is app licati on repo rt describes pow er2supp ly sequencing recomm enda2 ti on s and techn iques app licab le to dual supp ly vo ltage D SP s in T I′s TM S320C5000and
TM S320C6000fam ilies.T hese techn iques take advan tage of the reset,pow er good,enab le
and soft2start featu res availab le on T I Pow erM anagem en t P roducts,including low drop ou t
regu lato rs,s w itch ing pow er supp ly con tro llers and supp ly vo ltage sup erviso rs.
Keywords:D SP,power-supply sequenc i ng,supply voltage superv isor(SVS)
D SP的供电电路设计是D SP应用系统设计的一
个重要组成部分。

T ID SP家族(C6000和C54xx)要求
有独立的内核电源和I O电源,如TM S320V C5402,
它的内核电压是1.8V,I O电压是3.3V。

由于D SP
一般在系统中要承担大量的实时数据计算,在其CPU
内部,频繁的部件开关转换会使系统功耗大大增加。

所以降低为D SP内部CPU供电的核心电压无疑是降低系统功耗的最有效的办法之一。

虽然T I的D SP不要求内核电源和I O电源之间有特殊的上电顺序,但是假如有一个电源低于正常的工作电压,设计时就要确保没有任何一个电源在这个时间段处于上电状态,如果违反此规则,将严重影响器件的长期可靠性。

另外,从系统级考虑,总线竞争就要求按顺序上电。

这种情况下,内核电源的上电就应当同步或提前于I O控制器。

讲究供电次序的原因在于:如果只有CPU内核获得供电,周边I O没有供电,对芯片是不会产生任何损害的,只是没有输入 输出能力而已;如果反过来,周边I O得到供电而CPU内核没有加电,
那么芯片缓冲 驱动部分的三极管将处于一个未知状态下工作,这是非常危险的。

在有一定安全措施保障的前提下,允许两个电源同时加电,两个电源都必须在25m s内达到规定电平的95%。

1　输入电压等于3.3V的情况
1.1　使用场效应管和有PG引脚的直流电压转换器
这种方案是所有方案中最简单的一种。

它用一个P沟道的场效应管作为电源分配开关。

这种方法要求直流电压转换器具有PG(Pow er Good)引脚。

在核电压输出未到达额定值之前,PG引脚一直输出为高。

当核电压输出达到额定值后,PG引脚变低,驱动场效应管打开,把外部3.3V电压加到D SP的I O上。

所以,这种方法可以保持正确的上电顺序。

图1
断电时的情况则比较复杂,有很多因素将会影响断电的顺序,如负载电流的驱动能力、电容的大小等。

不过一种可能的顺序是:在去除了外部3.3V的电压后,直流电压转换器的输出电压降低,同时PG引脚变高,关闭了场效应管,去除了D SP的I O电压。

需要说明的一点是:因为PG引脚是漏极开路输出,所以要在源极与栅极之间加一个电阻,以确保当PG引脚变成高阻时,场效应管能够关闭。

1.2　使用场效应管和电源监测芯片
如果直流电源转换器没有PG管脚,则可以使用电源监测芯片(Supp ly V o ltage Sup erviso r,SV S)来完成这个功能。

这样不仅可以很好地保证上电和断电的顺序,还可以实现对D SP的复位。

在这个电路里,SV S负责监测外部输入电压。

上电时,当3.3V电压超过SV S的门限电压200m s后,
・
5
3
・
电子工程师电子技术应用　V ol.28N o.11　2002Ξ收稿日期:2002—07—08
图2
R ESET 引脚输出为低,驱动场效应管工作,把外部的3.3V 电压加到D SP 的I O 上。

这里假设直流电源转换器的响应时间小于200m s 。

在断电时,当去除3.3V 的外部电压后,SV S 检测到并马上输出一个R ESET 高,关闭场效应管,这样就可以保证在去除核电压前去除I O 电压。

同样,这里也有一个假设,那就是在3.3V 的电压衰减后,直流电。

当然,这也是
一个合理的假设。

在这个电路里,T PS 3824233专门用来监测3.3V 电压。

这一系列的芯片可以监测1.1V 到6V 的电压,同时,SV S 还有看门狗引脚W D I 供设计者使用。

SV S 内部集成了一个带电复位生成器,只要其自身的供电电压在1V 以上,就可以保证输出有效的R ESET 信号。

一旦监测电压低于阈值电压时,复位逻辑输出被激活并使处理器复位。

如果直流电压转换器有PG 引脚,则可以如图2所示:把PG 引脚和R ESET 引脚用一个与门相连,输出到D SP 的R ESET 引脚。

当SV S 的R ESET 引脚输出为低,或者DC DC 的PG 引脚输出为低(表示现在电源输出未达到正常),都将实现对D SP 的复位操作。

2　输入电压高于3.3V 的情况
由于输入电压高于3.3V ,所以在电路中还必须使用电压调节器。

这里选用的是T I 的低压差电压调节器(LDO ),在实际设计中选用具体的LDO 时,还要考虑输出电流的驱动能力等因素。

在T I 的网站上有为C 5000和C 6000系列推荐的电源系列。

2.1　带有PG 引脚的低压差电压调节器
这种方案要求低压差电压调节器具有ENABL E 引脚,直流电压转换器具有PG 引脚。

在上电时,当直流电压转换器输出正常电压后,PG 引脚变低,使能LDO 的ENABL E 引脚,LDO 工作,输出D SP 的I O 电压,这样就可以让I O 电压的上电电压滞后于核电压的上电。

这里的直流电压转换器可以是LDO 也可以是开关电源,这取决于输出电流的要求。

同样,在断电时由于有很多不确定的因素,将无法保证准确的断电顺序。

一种可能的顺序是:当去除外部3.3V 电压后,直流电压转换器输出衰减,同时PG 引脚输出为高,关闭LDO ,去除
D SP 的I O 电压。

对于特定的某一系统,需要通过试验来确定准确的断电顺序。

T PS 76733有一个加电启动的PO R (Pow er 2on 2R e 2set )引脚,它与D SP 的R ESET 引脚直接相连。

图3
2.2　低压差电压调节器和SVS
如果对核电压供电的直流电压转换器没有PG 引脚,则需要使用SV S 来实现对I O 电压的延迟。

这种方案与1.2小节介绍的方案很类似。

在上电时,当输入电压超过阈值电压200m s 后,R ESET 输出高,使能LDO 输出I O
电压。

在断电时,当外部电压衰减后,SV S 的R ESET 输出高,关闭LDO 从而关闭I O 电压,而直流电压转换器仍然可以持续供电很短的时间,这样就保证了断电的正确时序。

在这里,SV S 选用的是T PS 3824250,专门用来监测5V 的输入电压。

图4
如果对核电压供电的直流电压转换器有PG 引脚,则若成本允许,也可以使用这种方法,同时还可以实现对D SP 的复位。

把SV S 的R ESET 引脚和DC DC 的PG 引脚通过一个与门相连,输出到D SP 的R ESET 引脚,具体电路可以参考图2。

3　结束语
本文从总体上介绍了D SP 的双电源解决方案,但是针对具体的电源要求,如最大输出电流、输出纹波电压、电源效率、输出电压容差等,都必须在电路设计和电源芯片的选择上加以考虑。

值得注意的是文中没有包括必须的退耦电容。

　■
欢迎投稿
E -ma il :radarnet @publ ic 1.ptt
.js .cn ・
63・童　刚,等:D SP 的双电源解决方案。