数字电子秒表设计
基于数字电路的电子秒表课程设计报告
基于数字电路电子秒表课程设计摘要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。
它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。
由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。
计时系统由计数器、译码器、显示器组成。
计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。
译码器由74LS48构成，显示器由数码管构成。
清零,暂停功能由RS触发器构成防抖动开关。
具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。
该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。
关键词：计时精度计数器显示器AbstractElectronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, "minute" and "second" is the six decimal counter.Keyword:Timing accuracy counter display目录一、设计任务与要求 (2)二、方案设计与论证 (2)三、单元电路设计与参数计算 (4)1．信号发生器单元电路 (4)2．时钟分频计数单元电路 (6)3．显示及译码单元电路 (11)4．控制电路 (13)四、总原理图及元器件清单 (14)五、结论与心得 (17)六、参考文献 (18)一、设计任务与要求用74系列数字器件设计一个电子秒表,要求:1.以0.01秒为最小单位进行显示。
数电课程设计：电子秒表
数电课程设计：电子秒表
电子秒表是一种常见的计时工具，它通过使用电子元件实现高精度的计时功能。
下面是一个基于数电的电子秒表的设计方案：
1. 运算部分设计：
- 使用一个1Hz的时钟源，可以通过计数器或者振荡器实现。
- 使用一个可重置的二进制计数器，位数根据需要的计时范
围确定。
例如，如果计时范围为1小时，可使用一个4位二进制计数器。
- 计时开始/停止控制逻辑：这可以通过一个开关电路实现，可以使用一个门电路或者触发器电路。
- 计数器重置逻辑：可以使用一个按钮或者开关来重置计数
器的值。
2. 显示部分设计：
- 使用数码管或者液晶显示器来显示计时结果。
数码管可以
使用共阳或者共阴的7段数码管。
- 使用译码器将计数器的二进制输出转换为译码信号，用于
控制数码管显示的数字。
3. 其他功能：
- 可以添加一个暂停功能，通过一个按钮或者开关来实现。
当计时中按下暂停按钮时，计时器会停止计数，再次按下暂停
按钮时，计时器继续计数。
- 可以添加一个拆表功能，通过一个按钮或者开关来实现。
按下拆表按钮时，计时器会记录当前的计时值，然后重置为0，再次按下拆表按钮时，计时器恢复原来的计时状态。
该设计方案中的电子秒表可根据实际需求进行调整和扩展，例如增加更多的功能按钮、调整计时范围和精度等。
同时，需要注意电路的稳定性和可靠性，以及对供电电源和信号的处理。
电子秒表设计方案
电子秒表设计方案电子秒表是一种按时间计数的仪器，主要用于精确测量短时间内的时间间隔。
传统的机械秒表已经逐渐被电子秒表所取代，因为电子秒表具有更高的精确度、更便捷的使用和更多的功能。
电子秒表的设计方案如下：1. 时钟系统：电子秒表需要一个准确的时钟系统来实现时间的测量和显示。
可以采用晶体振荡器来提供稳定的时钟信号，并通过倒数计数器来计算出时间。
2. 按键设计：电子秒表需要一个按键来控制计时的开始、停止和重置。
可以采用机械按键或者触摸按键，通过按下按钮来触发计时动作。
3. 显示屏幕：电子秒表需要一个清晰的数字显示屏来显示计时结果。
可以采用液晶显示屏或者LED显示屏，显示出秒表的计时时间。
4. 计时精确度：电子秒表需要具有高精确度的计时功能。
可以采用纳秒级的计时芯片来提供更精确的计时结果，并且可以进行校准来保持计时的准确性。
5. 记录功能：电子秒表可以添加记录功能，可以记录多个计时数据，并提供查看和保存功能，方便用户随时查看和比较不同的计时结果。
6. 声音提示功能：电子秒表可以添加声音提示功能，用于在计时开始、停止和重置时发出提示音，方便用户的操作。
7. 计时模式选择：电子秒表可以提供不同的计时模式选择，如计时、计次、倒计时等，满足不同用户的需求。
8. 电池供电：电子秒表可以采用电池供电，方便携带和使用。
可以选择使用可充电电池或者干电池，提供持久的使用时间。
9. 外观设计：电子秒表的外观设计可以采用简洁大方的设计风格，便于携带和使用。
可以选择耐用的材质和防水设计，增加秒表的使用寿命和适应性。
总之，电子秒表是一种精确、便捷、多功能的计时工具，设计方案可以结合以上要点进行设计，以提供用户更好的计时体验。
数字秒表设计(4位)
目录1 数字秒表方案设计与论证 (2)2 数字秒表总体设计 (2)3 电子秒表的工作原理 (4)3.1脉冲源电路 (4)3.2分频器电路 (4)3.3时间计数单元 (5)3.4码驱动及显示单元 (8)3.5元件列表 (9)4 调试 (10)5 电路测试及测试结果 (10)6 心得体会 (12)7 参考文献 (13)1 数字秒表方案设计与论证电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。
1时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生脉冲;2记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制; 本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，3译码器：对脉冲记数进行译码输出到显示单元中；4显示器：采用4片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；74LS48是BCD码到七段码的显示译码器5控制器：控制电路是对秒表的工作状态（记时开始/暂停）进行控制的单元。
属低电平直接触发的触发器，有直接置位、复位的功能。
2数字秒表总体设计图 1 工作流程图:图图2 原理电路图3电子秒表的工作原理3.1脉冲源电路用555 实现多谐振荡，需要外接电阻R1，R2和电容C。
电路图如下：（a）（b）图3 构成多谐振荡器电路图4 555引脚图3.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
须设计一个五进制计数器，对频率为50HZ 的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S 的矩形脉冲，作为时间计数单元的时钟输入。
用集成异步计数器74LS90 实现，电路图如下：(a) (b)图5 74ls90引脚图及构成五进制计数器3.3时间计数单元记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图三所示，555定时器构成的多谐振荡器作为计数器1的时钟输入。
数字电路课程设计-电子秒表的设计
目录1.引言1.1设计目的-------------------------------------------------------2 1.2设计内容-------------------------------------------------------2 1.3设计要求-------------------------------------------------------2 2．数字电子秒表设计2.1仪器设备-------------------------------------------------------3 2.2设计原理-------------------------------------------------------32.3电路设计及仿真-------------------------------------------------33.电路的硬件验证--------------------------------------------------104.心得体会---------------------------------------------------------125.参考文献---------------------------------------------------------121.引言1.1设计目的：（1）掌握同步计时器74160、74161的使用方法，并理解其工作原理。
（2）掌握74160、74161进行计数器、分频器的设计方法。
（3）掌握用三态缓冲器74244和74160,74138,7448进行动态显示扫描电路设计的方法。
（4）掌握电子秒表的设计方法。
（5）掌握在EDA系统软件MAX+plusII环境下用FPGA/CPLD进行数字系统设计的方法，掌握该环境下功能仿真、时序仿真、管脚锁定的芯片下载的方法。
（6）掌握用EDA硬件开发系统进行硬件验证的方法。
数字电路课程设计报告数字秒表
数字电路课程设计报告——数字秒表一、设计任务与技术指标：设计数字秒表，以实现暂停、清零、存储等功能。
设计精度为0.01秒。
二、设计使用器件：74LS00 多片74163 4片4511 4片NE555 1片二极管1枚LED 共阴极七段译码器 4 个导线、电阻若干三、数字秒表的构成：利用555 设计一个多谐振荡器，其产生的毫秒脉冲触发74LS163计数，计时部分的计数器由0.01s 位、0.1s 位、s 个位、和s 十位共四个计数器组成，最后通过CD4511 译码在数码管上显示输出。
由“启动和停止电路”控制启动和停止秒表。
由“接地”控制四个计数器的清零。
图1 电子秒表的组成框图四、实现功能及功能特点：（1）、在接通电源后秒表显示00：00，当接通计时开关时秒表开始计时。
（2）、清零可在计时条件下也可在暂停条件下进行。
（3）、解决了在使用163清零端和保持端时由于163默认的清零端优先级高于保持端造成的0.01秒位上无法保持到0.09的技术问题。
（4）、增加了数据溢出功能，由于是4位秒表，最多计到一分钟，当秒表到达一分钟时，秒表自动暂停显示在60：00秒处，此时二极管发亮，起警示灯作用。
清零后则可继续计时。
（5）、由于条件有限，我们自己用导线制作了电源、清零、暂停等开关以减少导线的拔插造成的面板的不美观。
下图为完整课程设计的实物图：五、课程设计原理：本课程设计由模6000计数器和其控制电路组成，模6000计数器功能由同步加法计数器74163和与非门74LS00组成。
74163的功能及用法：74163同步加法计数器具有以下功能：（1）、同步清零功能。
当清零端输入低电平，还必须有时钟脉冲CP的上升沿作用才能使各触发器清零，此过程为同步清零。
（2）、同步并行置数功能。
（3）、同步二进制加计数功能。
（4）、保持功能。
综上所述，74163是具有同步清零、同步置数功能的4位二进制同步计数器。
74163的应用：（1）、构成任意模的计数器将74163与少量门电路结合可构成任意模计数器。
数字电子秒表设计心得体会百度文库
数字电子秒表设计心得体会百度文库篇一：数字电子秒表设计总结报告数字电子秒表设计总结报告一、工作原理本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。
如下图所示：启动清零复位电路主要由U6A、U6B、U7B、U7D组成，其本质是一个RS触发器和单稳态触发器。
J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。
开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。
当打开J1，合上J2键，J2与地相接得到低电平加到U6B的输入端，U6B输出高电平又加到U6A的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A组成RS触发器），U6A输出低电加到U7A的输入端，U7A被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当J1合上时，打开J2键，J1与地相接得到低电平加到U6A的输入端，U6A输出高电平加到U6B的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D 的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为的脉冲加至U4的时钟端。
数电课程设计-数字电子秒表设计
数电课程设计-数字电⼦秒表设计理学院School of Sciences创新课程设计报告学⽣姓名：学⽣学号：所在班级：电⼦092所在专业：电⼦信息科学与技术指导教师：数字电⼦秒表设计1. 引⾔电⼦秒表在⽣活中的应⽤,它可⼴泛应⽤于对运动物体的速度、加速度的测量实验,还可⽤来验证⽜顿第⼆定律、机械能守恒等物理实验,同时也适⽤于对时间测量精度要求较⾼的场合.测定短时间间隔的仪表。
有机械秒表和电⼦秒表两类。
机械秒表与机械⼿表相仿，但具有制动装置，可精确⾄百分之⼀秒；电⼦秒表⽤微型电池作能源，电⼦元件测量显⽰，可精确⾄千分之⼀秒。
⼴泛应⽤于科学研究、体育运动及国防等⽅⾯在当今⾮常注重⼯作效率的社会环境中，定时器能给我们的⼯作、⽣活以及娱乐带来很⼤的⽅便，充分利⽤定时器，能有效的加强我们的⼯作效率。
数字电⼦秒表是利⽤数字电⼦技术把模拟信号转换成数字信号来完成的，具有直观、准确性⾼的特点。
1.1 设计⽬的1.建⽴数字电⼦电路系统的基本概念；2.运⽤CD4060分频器的应⽤，计数器的级联及其计数、译码、显⽰电路的整体配合；3.建⽴分频的基本概念。
1.2 设计要求设计⼀个数字电⼦秒表，该秒表具有显⽰功能和清零、开始计时、停⽌计时等功能。
设计的要求如下：1.以1秒为最⼩单位进⾏显⽰；2.秒表可显⽰0～9秒的量程；3.该秒表具有清零、开始计时、停⽌计时功能；4．除了以上功能，个⼈可根据具体情况进⾏电路功能扩展。
1.3 设计内容1.搭接电⼦秒表的整体设计电路；2.校准0.1秒信号源；3.测试电⼦秒表清零、开始计时、停⽌计时功能。
2. 电路分析图2.1.1 电⼦秒表电路图图2.1.1是电⼦秒表完全的电路图，按功能可以分成四个单元电路进⾏分析，由时钟脉冲发⽣器、计算器、译码器和数码管组成。
其原理⽅框图如图2.2.1所⽰。
2.2.1 时钟脉冲发⽣器555 定时器是模拟 — 数字混合式集成电路，利⽤它可以⽅便地构成脉冲产⽣、整形电路和定时、延时电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
攀枝花学院综合设计（论文）数字式电子秒表学生姓名：**学生学号： ************院（系）：电气信息工程学院年级专业： 2012级电气工程与自动化指导教师：游霞讲师二〇一四年五月摘要该设计的进行使我们的动手能力、实际操作能力、综合应用能力得到更好的提升。
这次设计是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。
秒表在很多领域充当一个重要的角色。
在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。
他们对时间精确度达到了几纳秒级别。
现实生活中电子秒表是一种很常见的装置，应用范围也是相当的广泛。
比如，城市的交通信号灯。
是我们最常见的一种电子秒表。
数字式电子秒表由他独特的好处——显示直观，内容一目了然。
本次课程设计从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过Multism 进行设计的分析综合和时序仿真验证。
本文在原理简要处，还加入了程序设计中用到的几种集成元件的管脚图，以及简单介绍了这些元器件所能实现的功能。
先后设计出了计秒、计分和计时电路，并完成了初步的调试与仿真。
最后，在分析时序仿真结果的基础上，对设计电路进行进一步的修改和完善，已达到对设计电路正确运行且学会运用Multism电路设计与仿真的目的。
操作步骤：（1）启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后复位为0，并进位到分计时电路。
（2）观察到数字时钟的分位开始计时，计数到60后复位为0，并进位到时计时电路（3）开关J1可控制时计时电路的方式选择。
（4）控制键可控制秒脉冲直接引入时、分计数器。
（5）出现整点，即时计数器发生变化。
由以上的操作步骤可以完成课程设计的要求。
关键词时钟脉冲信号，状态控制，计数器，555定时器，多谐振荡器目录目录摘要.............................................. 错误!未定义书签。
ABSTRACT ............................................ 错误!未定义书签。
1、实验目的 (4)2、实验设备 (4)3、实验要求 (4)4、实验原理......................................... 错误!未定义书签。
4.1、基本RS触发器 (7)4.2、单稳态触发器 (7)4.3、时钟发生器 (8)4.4、时钟发生器 (8)4.5、集成异步计数器74LS90 (8)5、实验内容和步骤 (9)5.1、基本RS触发器的测试 (10)5.2、单稳态触发器的测试 (11)5.3、时钟发生器的测试 (12)5.4、计数器的测试 (13)5.5、电子秒表的整体测试.......................... 错误!未定义书签。
5.6、电子秒表准确度的测试........................ 错误!未定义书签。
6、实验总结......................................... 错误!未定义书签。
参考文献 ..................................... 错误!未定义书签。
0.1s-9.9s电子秒表1、实验目的1、学习数字电路中的基本RS触发器，单稳态触发器、时钟发生器及计数、译码显示器等单元电路的综合运用。
2、熟悉555定时器的使用以及相关电路设计，巩固RS触发器的功能及特性，熟悉RS触发器的使用和设计。
3、学习电子秒表的调试方法。
4、学习Multisim的使用方法与调试方法。
5、建立分频的基本概念。
2、实验设备（1）+5V直流电源（2）双踪示波器（3）数字频率计（4）单次脉冲源（5）连续脉冲源（6）逻辑电平开关（7）逻辑电平显示器（8）译码显示器（9）74LS00*2、555*1、74LS90*3、电位器、电阻、电容。
3、实验要求1、利用555定时器制作一个频率为50Hz的时钟发生装置。
2、利用五、十、十进制计数器直说时钟分频电路，输出0.1秒到9.9秒的计数脉冲。
3、通过分频电路，输出周期为0.1s的计数脉冲。
4、利用74LS248和数码显示器接受分频电路输出的计数脉冲，并显示出来。
5、使用基本RS触发器制作电子秒表的控制开关，实现开始计数，停止并保持计数和清零重新开始计数的功能。
电子秒表的原理电子秒表要求能够对时间进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示.由555定时器构成多谐振荡器，用来产生50Hz 的矩形波。
第Ⅰ块计数器作5分频使用，将555输来的50Hz 的脉冲变为0.1秒的计数脉冲，在输出端Qd 取得，作为第2块计数器的始终输入，第2、第3块计数器QA 与CP2相连，都已接成8421码十进制计数电路 ，第4块接成六进制形式，其输出端与译码显示器的相应输入端连接，可显示0.1-0.9s,1-9s,10-60s 。
图1-1 电子秒表的原理图1.1 时钟信号发生单元ne555是一种应用特别广泛作用很大的的集成电路，属于小规模集成电路，在很多电子产品中都有应用。
ne555的作用是用内部的定时器来构成时基电路，给其他的电路提供时序脉冲。
ne555时基电路有两种封装形式有，一是dip 双列直插 8脚封装，另一种是sop-8小型（smd ）封装形式。
其他ha17555、lm555、ca555分属不同的公司生产的产品。
内部结构和工作原理都相同。
ne555的内部结构可等效成23个晶体三极管.17个电阻.两个二极管.组成了比较器.RS 触发器.等多组单元电路.特别是由三只精度较高5k 电阻构成了一个电阻分压器.为上.下比较器提供基准电压.所以称之为555。
555内部结构及引脚如下图所示：图1-2 555内部结构及引脚图多谐振荡器计数器译码器数码显示器1.2记数单元74LS90是一种较为典型的异步十进制计数器。
它由1个一位二进制和1个异步五进制计数器组成。
如果计数脉冲由CP1端输入，输出由QA端引出，即得二进制计数器；如果计数脉冲CP2端输入，输出由QA～QD端引出即得五进制计数器；如果将QA与CP2相连，计数脉冲由CP1输入，输出由QA～QD引出，即得8421码十进制计数器。
因此，又称此电路为二——五——十进制计数器。
它的引脚功能如下：图1-3 74LS90引脚图图1-4 电子表秒计数单元电路1.3 .译码显示单元74HC160N是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。
它的管脚图如图5所示。
显示器用DCD_HEX共阴极LED显示器。
U1DCD_HE X图1-4 DCD_HEX共阴极LED显示器引脚功能图LED显示屏（LED panel），是一种通过控制半导体发光二极管的显示方式，用来显示文字、图形、图像、动画、行情、视频、录像信号等各种信息的显示屏幕。
1.4 控制单元1.4.1启动/暂停记时开关用集成与非门构成基本RS触发器，属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出作为单稳态触发器的输入，另一路输出作为与非门的输入控制信号。
按动按钮开关J1（接地），则门1输出=1；门2输出Q=0，J1复位后Q、状态保持不变。
再按动按钮开关J2，则Q由0变为1，门5开启，为计数器启动作好准备。
由1变为0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
1.4.2异步清零开关只要S9（1）×S9（2）=0，R0（1）=R0（2）=1，就可使QAQBQCQD=0000，即异步清0。
4.1、基本RS触发器图1中单元I为用集成器与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接复位的功能。
它的一路输出作为单稳态触发器的输入，另一端从输出Q作为与非门5的输出控制信号。
按动按钮开关K2（接地），则门1输出=1，门2输出Q=0，K2复位后Q、状态保持不变。
再按动开关K1，则Q由0变到1，门5开启，为计数器启动做好准备；由1变为0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
4.2、单稳态触发器图1中单元II为用集成与非门构成的微分型单稳态触发器，检验单稳态各点波形图。
单稳态触发器的输入触发负脉冲信号Vi由基本RS触发端端提供，输出负脉冲V0通过非门加到计数器的清楚端R0。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻Roff。
定时元件RC取值不同，输出脉冲宽度也不同。
单触发脉冲宽度小于输出脉冲宽度，可以省去输入微分电路的Rp和Cp。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
4.3、时钟发生器图1中单元III 为555定时器构成的多谢振荡器，是一种性能较好的时钟源。
调节电位器Rw ，使在输出端3获得频率为50Hz 的矩形波信号，当基本RS 触发器Q=1时，门5开启，此时50Hz 脉冲信号通过门5作为计数器脉冲驾驭计时器①的计数输入端CP2。
4.4、时钟发生器二-五-十进制加法计数器74LS90构成电子秒表的计数单元，如图1中单元IV 所示。
其中计数器①接成五进制形式，对频率为50Hz 的时钟脉冲进行五分频，在输出端QD 取得周期为0.1s 的矩形脉冲，作为计数器②的时钟输入。
计数器②及计数器③接成8421BCD 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1~9.9s 计时。
4.5、集成异步计数器74LS9074LS90是异步二-五-十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图2为74LS90引脚排列图74LS90引脚排列图表1为其功能表表1输入输出功能清0 置9 时钟 QD QC QB QAR0(1),R0(2) R9(1) .R9(2) 110 XX 0X X清0通过不同的连接方式，74LS90可以实现不同的逻辑功能；而且还可以借助R（、R（01）02）对计数器清零，借助S、S将计数器置9。
其具体功能详述如下：（（91）92）（1）计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
（2）计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
（3）若将CP2和QA相连，计数器脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。
（4）若将CP1和QD相连，计数器脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。
（5）清零、置9功能。
1）异步清零（（当R（、R（均为“1”；S、S中有“0”，实现异步清零功能，即01）02）91）92）QDQCQBQA=0000。
（（2）当S、S均为“1”；R（、R（中有“0”，实现异步置9功能，即91）92）01）02）QDQCQBQA=1001。