数电课设 数字秒表的设计仿真
数电课程设计：电子秒表
数电课程设计：电子秒表
电子秒表是一种常见的计时工具，它通过使用电子元件实现高精度的计时功能。
下面是一个基于数电的电子秒表的设计方案：
1. 运算部分设计：
- 使用一个1Hz的时钟源，可以通过计数器或者振荡器实现。
- 使用一个可重置的二进制计数器，位数根据需要的计时范
围确定。
例如，如果计时范围为1小时，可使用一个4位二进制计数器。
- 计时开始/停止控制逻辑：这可以通过一个开关电路实现，可以使用一个门电路或者触发器电路。
- 计数器重置逻辑：可以使用一个按钮或者开关来重置计数
器的值。
2. 显示部分设计：
- 使用数码管或者液晶显示器来显示计时结果。
数码管可以
使用共阳或者共阴的7段数码管。
- 使用译码器将计数器的二进制输出转换为译码信号，用于
控制数码管显示的数字。
3. 其他功能：
- 可以添加一个暂停功能，通过一个按钮或者开关来实现。
当计时中按下暂停按钮时，计时器会停止计数，再次按下暂停
按钮时，计时器继续计数。
- 可以添加一个拆表功能，通过一个按钮或者开关来实现。
按下拆表按钮时，计时器会记录当前的计时值，然后重置为0，再次按下拆表按钮时，计时器恢复原来的计时状态。
该设计方案中的电子秒表可根据实际需求进行调整和扩展，例如增加更多的功能按钮、调整计时范围和精度等。
同时，需要注意电路的稳定性和可靠性，以及对供电电源和信号的处理。
基于ISE的数字秒表的设计与仿真
数字秒表设计实验报告学院（系）：专业：学号：学生姓名：指导教师：目录摘要 (4)1 引言 (6)1.1FPGA的开发 (6)1.2VHDL语言的使用 (7)1.3 ISE简介 (8)1.4modelsim仿真软件的使用 (8)2 数字秒表的设计 (9)2.1 时间的概念 (9)2.2 实验任务及要求 (9)2.3 系统需求和解决方案 (10)2.3.1分频器设计 (12)2.3.2按键消抖电路设计 (12)2.3.3控制器设计 (13)2.3.4计数器设计 (13)2.3.5锁存器设计 (14)2.3.6扫描显示和控制电路设计 (14)2.3.7模块综合 (15)3 数字秒表的仿真结果 (15)3.1各仿真结果 (16)3.2分频器仿真 (16)3.3计数器仿真 (16)4实验结论 (16)参考文献 (17)附录 (17)摘要本次实验设计使用的软件ISE主要功能包括设计输入、综合、仿真、实现和下载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，完成CPLD/FPGA的设计流程无需借助任何第三方EDA软件。
而本次设计目的在于设计一个可以自动计数、清零、锁存、暂停的、显示范围为59分59秒，精确度为百分之一秒的数字秒表并熟练利用modelsim仿真软件进行仿真并从中不断检验错误，修改程序达到学习提高的效果。
为达到实验目的，本设计分为：分频器，锁存器，计数器，控制器及消抖电路。
关键词：ISE；modelsim仿真；数字秒表设计；FPGA可编程逻辑器件；检验；学习AbstractThe ISE software used in experimental design the main function including design, implementation, integration, simulation and download, covers the whole process of the development of programmable logic devices, tell from the function, completed the design of CPLD/FPGA without using any third-party EDA software. And the purpose of the design is to design an automatic counting, reset, latches, suspended, display area for 59 minutes and 59 seconds, accuracy of one percent second digital stopwatch and skilled use of the modelsim simulation software simulation and continuous inspection error, modify the program to improve learning effect. For the purpose of the experiment, the design is divided into: frequency divider, latch, counter, controller and shake circuit.Key words: ISE; modelsim; digital stopwatch; The FPGA programmable logic devices；check；learn1引言在传统的硬件电路设计中, 主要的设计文件是电路原理图, 而采用硬件描述语言(VHDL) 设计系统硬件电路时主要使用VHDL 编写源程序。
数字秒表课程设计报告
数字秒表课程设计报告湖北汽车工业学院课程设计( 说明书)数字秒表的设计班级/ 学号学生姓名指导教师一、概述数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，本文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。
本设计中数字秒表的最大计时是00.00——99.99s，也就是说分辨率是0.01秒，最后计数结果用数码管显示，需要实现清零、启动计时、暂停计时、继续计时等功能。
在本次设计中由四片74LS161构成计数器来实现秒表的计数功能。
由于需要比较稳定的信号，用555定时器与电阻和电容组成的多谐振荡器产生0.01HZ的信号，用四个数码管显示计时，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。
二、工作原理要实现数字秒表的控制，则要求数字信号控制系统由555脉冲时钟输出信号，且计数器具有开关实现启动计时、暂停计时、继续计时、实现清零等功能，而且需要数码管能够显示出数字。
图1 数字秒表电路的原理框图三、电路设计1.555多谐振荡器脉冲时钟信号电路图3 脉冲时钟信号电路图当555定时器接成多谐振荡器时可以知道电路的振荡周期为T=（R1+R2)Cln2,振荡频率为f=1/T=1/(R1+R2)Cln2,通过改变R和C的参数即可以改变振荡频率，同时多谐振荡器的占空比为q=T1/T=R1+R2/R1+2R2，而且多谐振荡器只有当高电平内部才是导通的，所以应该使占空比q非常高，假定q=98%，根据计算R1=4.7kΩ，R2=4.7k Ω，C1=1μF，此时的T大约也为0.01s。
2.计数显示电路图5 计数显示电路图74LS161集成芯片为集成4位二进制同步加法计数器，具有异步置0、同步并行置数、计数及保持功能。
它有同步置数控制端LOAD，异步清零控制端CLR，工作模式控制端ENP、ENT，时钟输入端CLK，进位输出端RCO，并行数据输入端D～A，计数输出端QD～QA。
单片机课程设计---简易数字秒表的设计与仿真
单片机课程设计报告题目：简易数字秒表的设计与仿真教学单位：机电工程系专业：机械设计制造及其自动化班级：学号：姓名：1．项目设计目的与要求。
(1) 熟悉单片机定时/计数器电路和中断的功能与编程。
(2) 熟悉8051与8255与LED的接口技术、LED动态显示的控制过程。
(3) 通过调试简易秒表整体程序，学会如何编制含LED动态显示、键盘扫描和定时器中断等多种功能的综合程序，体会大型程序的编制和调试技巧。
２．实验设备及所需元器件（1）DJ-598KC 单片机开发系统 1台（2）仿真器（EASYPROBE） 1只（3）PC机1台3．项目内容及实验方法。
（1）内容与要求：利用DJ—598KC单片机仿真实验系统进行模拟，用六位LED数码管显示实时计时值，其中时、分、秒、十分秒值从左到右各用1至两位LED数码显示，显示值为分、秒值0～59，时和十分秒值为0～9，使用KEY0、KEY1、KEY2等3键分别实现启动、停止、清零等功能。
（2）方法：用单片机定时器0中断方式，实现100ms定时作为实时时基信号，编程实现十分秒、秒、分计数。
用动态显示方式实现秒表计时显示，采用中断或查询方式取得KEY0、KEY1、KEY2的按键输入，实现秒表的启动、停止、清零等功能。
4．项目电路设计及原理介绍（1）实验电路及接线图（2）实验步骤：（实验线路原理及接线）将KEY0、KEY1、KEY2按键用实验系统上的K1～K3键代起，分别和P1.0～P1.2连接，实现秒表的启动、停止、清零等功能。
电路中，8255 B口的8个I/O引脚PB0～PB7通过反相器驱动电路连接六位LED的阳极a～g,及dp；8255的A口的六个I/O引脚PA0～PB5通过同相驱动，对6位LED的阴极进行分时选通；这样在任一时刻，可以只有一位LED是点亮的。
只要扫描的频率足够高(一般大于25Hz)，由于人眼的视觉暂留特性，直观上感觉却是连续点亮的，这就是我们常说的动态扫描电路。
数字电路课程设计-电子秒表的设计
目录1.引言1.1设计目的-------------------------------------------------------2 1.2设计内容-------------------------------------------------------2 1.3设计要求-------------------------------------------------------2 2．数字电子秒表设计2.1仪器设备-------------------------------------------------------3 2.2设计原理-------------------------------------------------------32.3电路设计及仿真-------------------------------------------------33.电路的硬件验证--------------------------------------------------104.心得体会---------------------------------------------------------125.参考文献---------------------------------------------------------121.引言1.1设计目的：（1）掌握同步计时器74160、74161的使用方法，并理解其工作原理。
（2）掌握74160、74161进行计数器、分频器的设计方法。
（3）掌握用三态缓冲器74244和74160,74138,7448进行动态显示扫描电路设计的方法。
（4）掌握电子秒表的设计方法。
（5）掌握在EDA系统软件MAX+plusII环境下用FPGA/CPLD进行数字系统设计的方法，掌握该环境下功能仿真、时序仿真、管脚锁定的芯片下载的方法。
（6）掌握用EDA硬件开发系统进行硬件验证的方法。
基于ISE的数字秒表的设计与仿真
数字秒表设计实验报告学院（系）：专业：学号：学生姓名：指导教师：目录摘要 (4)1 引言 (6)1.1FPGA的开发 (6)1.2VHDL语言的使用 (7)1.3 ISE简介 (8)1.4modelsim仿真软件的使用 (8)2 数字秒表的设计 (9)2.1 时间的概念 (9)2.2 实验任务及要求 (9)2.3 系统需求和解决方案 (10)2.3.1分频器设计 (12)2.3.2按键消抖电路设计 (12)2.3.3控制器设计 (13)2.3.4计数器设计 (13)2.3.5锁存器设计 (14)2.3.6扫描显示和控制电路设计 (14)2.3.7模块综合 (15)3 数字秒表的仿真结果 (15)3.1各仿真结果 (16)3.2分频器仿真 (16)3.3计数器仿真 (16)4实验结论 (16)参考文献 (17)附录 (17)摘要本次实验设计使用的软件ISE主要功能包括设计输入、综合、仿真、实现和下载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，完成CPLD/FPGA的设计流程无需借助任何第三方EDA软件。
而本次设计目的在于设计一个可以自动计数、清零、锁存、暂停的、显示范围为59分59秒，精确度为百分之一秒的数字秒表并熟练利用modelsim仿真软件进行仿真并从中不断检验错误，修改程序达到学习提高的效果。
为达到实验目的，本设计分为：分频器，锁存器，计数器，控制器及消抖电路。
关键词：ISE；modelsim仿真；数字秒表设计；FPGA可编程逻辑器件；检验；学习AbstractThe ISE software used in experimental design the main function including design, implementation, integration, simulation and download, covers the whole process of the development of programmable logic devices, tell from the function, completed the design of CPLD/FPGA without using any third-party EDA software. And the purpose of the design is to design an automatic counting, reset, latches, suspended, display area for 59 minutes and 59 seconds, accuracy of one percent second digital stopwatch and skilled use of the modelsim simulation software simulation and continuous inspection error, modify the program to improve learning effect. For the purpose of the experiment, the design is divided into: frequency divider, latch, counter, controller and shake circuit.Key words: ISE; modelsim; digital stopwatch; The FPGA programmable logic devices；check；learn1引言在传统的硬件电路设计中, 主要的设计文件是电路原理图, 而采用硬件描述语言(VHDL) 设计系统硬件电路时主要使用VHDL 编写源程序。
数电课程设计--数字秒表报告
数字电子课程设计报告题目名称：电子秒表电路姓名:李美柳学号：1003741104班级：电子101班指导老师：刘纯天2012年6月（1）计时范围：0～59秒（2）显示分辨率为1s。
（3）用按钮开关控制工作状态，即：暂停、清零。
（4）本身带有，工作时指示灯亮。
二、元件清单：三、详细设计：（1）秒脉冲的产生CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC 或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
D 2Q5CLK3Q6S4R1U2:A74HC74CLK 1E 2MR 7Q03Q14Q25Q36U3:A4518CLK 9E 10MR 15Q011Q112Q213Q314U3:B4518图2-1脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生标准频率信号经过整形、分频获得1Hz的秒脉冲。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图2-1所示。
（2）秒计数器的设计十进制同步加法计数器CD4518CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLK信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。
RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。
CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。
数字秒表的 课程设计
中北大学课程设计任务书2011/2012 学年第 1 学期学 专院： 业：电子与计算机科学技术学院 电子科学与技术 李伟 学 号： 数字秒表的设计 2011 年 12 月 19 日～2012 年 1 月 5 日 电子科学与技术专业实验室 焦新泉 0906024227学 生 姓 名： 课程设计题目： 起 迄 日 期： 课程设计地点： 指 导 教 师： 系 主 任：下达任务书日期:2011 年 12 月 16 日课 程 设 计 任 务 书1．设计目的：① 掌握电子电路的一般设计方法和设计流程； ② 学习使用 PROTEL 软件绘制电路原理图及印刷板图； ③ 掌握应用 EWB 对所设计的电路进行仿真，通过仿真结果验证设计的正确性。
2．设计内容和要求（包括原始数据、技术参数、条件、设计要求等） ：设计一个数字秒表，要求如下： 1. 数字秒表的计时范围是 0s～59 分 59.99 秒，显示的最长时间为 59 分 59 秒。
2. 数字秒表的计时精度是 10ms。
3. 复位开关可以在任何情况下使用 4. 具有启/停开关。
3．设计工作任务及工作量的要求〔包括课程设计计算说明书(论文)、图 纸、实物样品等〕 ：① 课程设计说明书； ② 电路原理图和印刷板图； ③ 仿真图形和仿真结果。
课 程 设 计 任 务 书4．主要参考文献：① 童诗白．模拟电子技术基础．北京：高等教育出版社，2002 ② 张建华．数字电子技术．北京：机械工业出版社，2004 ③ 陈汝全．电子技术常用器件应用手册．北京：机械工业出版社，2005 ④ 毕满清．电子技术实验与课程设计．北京：机械工业出版社，2005 ⑤ 潘永雄．电子线路 CAD 实用教程．西安：西安电子科技大学出版社，2002 ⑥ 张亚华．电子电路计算机辅助分析和辅助设计．北京：航空工业出版社，20045．设计成果形式及要求：提交内容：课程设计说明书、电路原理图和印刷板图、仿真图形和仿真结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
##大学 ##学院
数字电子技术课 程 设 计
课程名称： 数字电子技术基础 题目名称： 数字电子秒表设计 学生系别： 信息工程系 专业班级： 学 号： 学生姓名： 指导教师：
..年..月..日 2
目录 一、设计要求................................................................................................................... 3 二、题目分析................................................................................................................... 3 三、总体方案................................................................................................................... 3 四、具体实现................................................................................................................... 4 1、总体方框图 .......................................................................................................... 4 2、原理图 ................................................................................................................. 4 如下图所示：............................................................................................................ 4 五、各部分定性说明及定量计算....................................................................................... 5 1、脉冲发生器（由555构成的多谐振荡器） ............................................................ 5 2、计数器（74LS90） ............................................................................................... 7 3、七段发光二极管（LED）数码管........................................................................... 8 4、BCD码七段译码驱动器——CC4511..................................................................... 9 六、实验仿真..................................................................................................................11 七、元器件清单 ..............................................................................................................11 八、设计心得体会.......................................................................................................... 12 九、参考文献................................................................................................................. 12 3
数字秒表的设计与仿真 一、设计要求 设计并仿真一个数显电子秒表，要求： （1） 能直接显示“分”、“秒”的电子秒表； （2） 要求最大能显示9ˊ59〞； （3） 能通过按键启动计时，并能通过按键停止计时，并保留显示计时时间； （4） 能通过按键复位。 主要器件： 74LS00、555、74LS90、CC4511
二、题目分析 数字秒表是是一种常用的秒计时装置，它能实现手控记秒、停摆、清零功能，它的设计原理就是利用数字逻辑中的知识。 通过对该数字秒表的设计要求的分析，设计的此数字秒表主要由分频器、译码器、十进制计数器、六十进制计数器、控制电路组成。在整体秒表中最关键的如何获得一个精确的100HZ计时脉冲。除此之外，数字秒表还需要有清零控制端以及启动控制端，保持，以便数字时钟能随意、停止及启动。分频器用来产生100HZ计时脉冲；十进制计数器：对分进行计数；六十进制计数器是用来对秒进行计时，显示译码器是完成对7段数码管显示的控制。 按计数要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，需要三个数码管，超过最大显示的数字要重新从0开始计数。 复位开关用来使计时器清零，并做好清零准备，复位开关可以在任意情况下使用，即使在计数过程中，只要按一下复位开关，计时进程终止，并对计时器清零。
三、总体方案 数字秒表，必须有一个数字显示。按设计要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，则需要三个数码管。计数分辨率为1s，需要相应的信号发生器，选择信号发生器有两种方案： Ⅰ用晶体振荡器； Ⅱ用集成电路555计时器与电阻电容组成的多谐振荡器。 两者都可以产生振荡频率，我们选用方案Ⅱ，因为其核心部分是使用三个74LS90计数器采用串联方式构成，并且这种连接方式简单，使用元器件数量少。 4
CP脉冲是由555定时器构成的多谐振荡器，产生50HZ脉冲。 秒计数60进制，分计数10进制，输出为3片7448芯片匹配的3片共阴极数码管，最大计时时长为9ˊ59〞，超过最大显示的数字要重新从0开始计数。 暂停功能采用阻断CP脉冲输入设置，具有较高的优先级。 清零功能用与非门并联计数器同步清零（清零时控制脉冲为高，计数器内部清零脉冲为无效高状态，计数器被强迫清零），由点触式开关控制。
四、具体实现 1、总体方框图：
2、原理图 如下图所示： 该电路由四部分组成： （1） 消抖电路 （2） 555定时器 （3） 计数器 （4） 显示译码器
数码显示器 译码电路
秒计数器 控制电路 秒信号发生器 5
VCCOUT
U1555_TIMER_RATED
GNDDISRSTTHRCONTRIC1
10nF1C2100nFR1100kΩKey=A50%R2100kΩ3U274LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023U374LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023U474LS90DQA12QB9QD11QC8INB1R916R927R012INA14R023J1Key = A J2Key = A U5A74LS00DU5B74LS00DU5C74LS00DR33kΩR43kΩ45U5D74LS00DU6A74LS00DU6B74LS00DVCC5VVCC682C4510pFVCC5VVCC7R51.5kΩR61kΩR7470Ω10C34.7nF111213VCC5VVCCVSS0VVSS0VVSS0VVSSVSS
VSS0V
VSSVSS
0V
VSS
9
U10ABCDEFGCAU11ABCDEFG
CAU12
ABCDEFG
CA
U94511BP_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U134511BP_5V
DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT
3
U144511BP_5V
DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT
3
2426
19VSS
0V
VSSVDD5VVDD151718202122272829303132333435363738394041VSS0V2316VSS0VVSS44VSS0VVSSVDD5VVDD4325VDD5VVDD
VSS
0V
VSS
14454647
VSS42
五、各部分定性说明及定量计算 1、脉冲发生器（由555构成的多谐振荡器） 555定时器是一种将模拟功能和逻辑功能巧妙地结合在一起的中规模集成电路，内部含有一个基本RS出发器，两个电压比较器A1、A2，一个放电晶体管V，以及一个由3个5ΚΩ电阻组成的分压器。比较器A1的参考电压是2/3Ucc,加在同相输入端；A2的参考电压为1/3 Ucc.加在反相输入端，两者均由分压器取得。