信号完整性分析与测试

信号完整性分析与测试

信号完整性问题涉及的知识面比较广，我通过这个短期的学习，对信号完整性有了一个初步的认识，本文只是简单介绍和总结了几种常见现象，并对一些常用的测试手段做了相应总结。本文还有很多不足，欢迎各位帮助补充，谢谢！

梁全贵

2011年9月16日

目录

第1章什么是信号完整性------------------------------------------------------------------------------ 3第2章轨道塌陷 ----------------------------------------------------------------------------------------- 5第3章信号上升时间与带宽 --------------------------------------------------------------------------- 6第4章地弹----------------------------------------------------------------------------------------------- 8第5章阻抗与特性阻抗--------------------------------------------------------------------------------- 9

5.1 阻抗 ------------------------------------------------------------------------------------------ 9

5.2 特性阻抗------------------------------------------------------------------------------------- 9第6章反射----------------------------------------------------------------------------------------------11

6.1 反射的定义 ---------------------------------------------------------------------------------11

6.2 反射的测试方法--------------------------------------------------------------------------- 12

6.3 TDR曲线映射着传输线的各点 --------------------------------------------------------- 12

6.4 TDR探头选择 ----------------------------------------------------------------------------- 13 第7章振铃--------------------------------------------------------------------------------------------- 14 第8章串扰--------------------------------------------------------------------------------------------- 16

8.1 串扰的定义 -------------------------------------------------------------------------------- 16

8.2 观测串扰 ----------------------------------------------------------------------------------- 16 第9章信号质量 --------------------------------------------------------------------------------------- 18

9.1 常见的信号质量问题 --------------------------------------------------------------------- 18 第10章信号完整性测试 ----------------------------------------------------------------------------- 21

10.1 波形测试---------------------------------------------------------------------------------- 21

10.2 眼图测试---------------------------------------------------------------------------------- 21

10.3 抖动测试---------------------------------------------------------------------------------- 23

10.3.1 抖动的定义 ------------------------------------------------------------------------ 23

10.3.2 抖动的成因 ------------------------------------------------------------------------ 23

10.3.3 抖动测试 --------------------------------------------------------------------------- 23

10.3.4 典型的抖动测试工具： ---------------------------------------------------------- 24

10.4 TDR测试 --------------------------------------------------------------------------------- 24

10.5 频谱测试---------------------------------------------------------------------------------- 25

10.6 频域阻抗测试 ---------------------------------------------------------------------------- 25

10.7 误码测试---------------------------------------------------------------------------------- 25

10.8 示波器选择与使用要求： -------------------------------------------------------------- 26

10.9 探头选择与使用要求-------------------------------------------------------------------- 26

10.10 测试点的选择--------------------------------------------------------------------------- 27

10.11 数据、地址信号质量测试 ------------------------------------------------------------- 27

10.11.1 简述 ------------------------------------------------------------------------------- 27

10.11.2 测试方法-------------------------------------------------------------------------- 27

第1章什么是信号完整性

如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。早一天遇到，对你来说是好事。

在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。

广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用时其电气特性参数如何影响产品的性能。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。

信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。

乍一看，信号完整性的问题似乎无穷无尽，非常混乱，类型如下图1-1所示：

图1-1 信号完整性组合列表（随机组合）

所有与信号完整性噪声问题有关的效应都与下面四类特定噪声源中的一个有关:

1、单一的网络的信号完整性；

2、两个或多个网络间的串扰；

3、电源和地分配中的轨道塌陷；

4、来自整个系统的电磁干扰和辐射。

这四种类型如下图1-2所示：

图1-2四种信号完整性问题

所以一旦知道四种问题中没中噪声的来源，那么找出和解决这种问题的一般方案就很清楚了。

第2章轨道塌陷

轨道塌陷状态图如下2-1所示：

图2-1 轨道塌陷图

噪声不仅存在于信号网络中，电源分配系统也存在。我们知道，电源和地之间电流流经路径上不可避免存在阻抗，除非你能让电路板上的所有东西都变成超导体。那么，当电流变化时，不可避免产生压降，因此，真正送到芯片电源管脚上的电压会减小，有时减小得很厉害，就像电压突然产生了塌陷，这就是轨道塌陷。轨道塌陷有时会产生致命的问题，很可能影响你的电路板的功能。高性能处理器集成的门数越来越多，开关速度也越来越快，在更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。但是同时控制噪声却越来越难，因为高性能处理器对电源系统的苛刻要求，构建更低阻抗的电源分配系统变得越来越困难。

解决的方法：使电源分配系统（PDS）的阻抗最小，设计时应考虑如下特性：

1、相邻的电源和地分配层面的戒指应该尽可能地薄，意识他们紧紧地靠近。

2、低电感的去耦电容。

3、封装时安排有多个很短期的电源和地引脚。

4、片内加去耦电容。

第3章信号上升时间与带宽

前面说到，要重视信号上升时间，很多信号完整性问题都是由信号上升时间短引起的。本文就谈谈一个基础概念：信号上升时间和信号带宽的关系。

对于数字电路，输出的通常是方波信号。方波的上升边沿非常陡峭，根据傅立叶分析，任何信号都可以分解成一系列不同频率的正弦信号，方波中包含了非常丰富的频谱成分。

通过实验来直观的分析方波中的频率成分，看看不同频率的正弦信号是如何叠加成为方波的。首先我们把一个1.65v的直流和一个100MHz的正弦波形叠加，得到一个直流偏置为1.65v的单频正弦波。我们给这一信号叠加整数倍频率的正弦信号，也就是通常所说的谐波。3次谐波的频率为300MHz，5次谐波的频率为500MHz，以此类推，高次谐波都是100MHz 的整数倍。图3-1是叠加不同谐波前后的比较，左上角的是直流偏置的100MHz基频波形，右上角时基频叠加了3次谐波后的波形，有点类似于方波了。左下角是基频+3次谐波+5次谐波的波形，右下角是基频+3次谐波+5次谐波+7次谐波的波形。这里可以直观的看到叠加的谐波成分越多，波形就越像方波。

图3-1

因此如果叠加足够多的谐波，我们就可以近似的合成出方波。图3-2是叠加到217次谐波后的波形。已经非常近似方波了，不用关心角上的那些毛刺，那是著名的吉布斯现象，这种仿真必然会有的，但不影响对问题的理解。这里我们叠加谐波的最高频率达到了21.7GHz。

图3-2

上面的实验非常有助于我们理解方波波形的本质特征，理想的方波信号包含了无穷多的谐波分量，可以说带宽是无限的。实际中的方波信号与理想方波信号有差距，但有一点是共同的，就是所包含频率很高的频谱成分。

现在我们看看叠加不同频谱成分对上升沿的影响。图3-3是对比显示。蓝色是基频信号上升边，绿色是叠加了3次谐波后的波形上升边沿，红色是基频+3次谐波+5次谐波+7次谐波后的上升边沿，黑色的是一直叠加到217次谐波后的波形上升边沿。

图3-3

通过这个实验可以直观的看到，谐波分量越多，上升沿越陡峭。或从另一个角度说，如果信号的上升边沿很陡峭，上升时间很短，那该信号的带宽就很宽。上升时间越短，信号的带宽越宽。这是一个十分重要的概念，一定要有一个直觉的认识，深深刻在脑子里，这对你学习信号完整性非常有好处。

这里说一下，最终合成的方波，其波形重复频率就是100MHz。叠加谐波只是改变了信号上升时间。信号上升时间和100MHz这个频率无关，换成50MHz也是同样的规律。如果你的电路板输出数据信号只是几十MHz，你可能会不在意信号完整性问题。但这时你想想信号由于上升时间很短，频谱中的那些高频谐波会有什么影响？记住一个重要的结论：影响信号完整性的不是波形的重复频率，而是信号的上升时间。

第4章地弹

所谓“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（ground bounce）。当器件输出端有一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。

那么“地弹”是如何产生的呢？

首先要明白，对于任何封装的芯片，其引脚会存在电感电容等寄生参数，而地弹正是由于引脚上的电感引起的。

我们可以用下图来直观的解释一下。图中开关Q的不同位置代表了输出的“0”“1”两种状态。假定由于电路状态装换，开关Q接通RL低电平，负载电容对地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电感LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中VG。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。

芯片A的输出变化，产生地弹。这对芯片A的输入逻辑是有影响的。接收逻辑把输入电压和芯片内部的地电压差分比较确定输入，因此从接收逻辑来看就象输入信号本身叠加了一个与地弹噪声相同的噪声。

现在，集成电路的规模越来越大，开关速度不断提高，地弹噪声如果控制不好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。

第5章阻抗与特性阻抗

5.1 阻抗

阻抗是一个描述所有信号完整性问题及解决方法的很有效的概念。从根本意义上说，它是器件两端的点压与流经器件的电流之比，即Z=V/I，Z表示阻抗。阻抗是解决信号完整性问题所使用的方法的核心。

阻抗的四种理想两端原件：

电阻: Z=V/I=R

电感: Z=V/I=(V/C)*(dt/dv)

电容: Z=V/I=(L/I)*(di/dt)

传输线:

阻抗还有两个极端的情况：一种是开路器件，那么这个器件的阻抗就是Z=1/0=无穷大欧姆，另一种是短路器件，阻抗是Z=0/1=0欧。

5.2 特性阻抗

当信号在传输线上传播时，信号感受到的瞬态阻抗与单位长度电容和材料的介电常数有

关，可表示为：。它是传输线的固有属性，且仅与才来哦特性、介电常数和单位长度电容量有关，而与传输线长度无关。如果PCB上线条的厚度和宽度不变，并且走线和返回平面间距离不变，那么信号感受到的瞬态阻抗就不变，传输线是均匀的。对于均匀传输线，恒定的瞬态阻抗说明了传输线的特性，称为特性阻抗。

如果PCB上线条的厚度增大或者宽度增加，单位长度电容增加，特性阻抗就变小。同样，走线和返回平面间距离减小，电容增大，特性阻抗也减小。

一个很重要的特性阻抗就是自由空间的特性阻抗，也叫自由空间的波阻抗，在EMC中非常重要。自由空间特性阻抗为。

对于常见的FR4板材的PCB板上，特性阻抗的典型结构如图5-1所示。对于微带线，线宽W是介质厚度h的2倍。对于带状线，线条两侧介质总厚度b是线宽W的两倍。

图5-1

FR4板材的PCB板上，特性阻抗传输线另一个特性是：

单位长度电容=3.3pF/in

单位长度电容=8.3nH/in

图5-2

了解这些特殊的特性阻抗，对于设计电路板有一定的参考意义，能让在制作电路前有个直觉的认识。

第6章反射

6.1 反射的定义

信号沿传输线向前传播时，只要遇到瞬态阻抗突变,反射就会发生,这可能是在线末端,

或者是互联线拓扑结构发生改变的任何地方,如拐角、过孔、T型结构、接插件和封装处。对于信号来说，它不会区分到底是什么，信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，不论是什么引起的，信号都会发生反射。

下图可以直观的说明反射的方式：

那么有多少被反射回传输线的起点？衡量信号反射量的重要指标是反射系数，表示反射

电压和原传输信号电压的比值。反射系数定义为：。其中：为变化前的阻抗，为变化后的阻抗。假设PCB线条的特性阻抗为50欧姆，传输过程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻看成理想的纯电阻，那么反射系数为：

，信号有1/3被反射回源端。如果传输信号的电压是3.3V电压，反射电压就是1.1V。

纯电阻性负载的反射是研究反射现象的基础，阻性负载的变化无非是以下四种情况：阻抗增加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗突然变为0）。

阻抗增加有限值：

反射电压上面的例子已经计算过了。这时，信号反射点处就会有两个电压成分，一部分是从源端传来的3.3V电压，另一部分是在反射电压1.1V，那么反射点处的电压为二者之和，即4.4V。

阻抗减小有限值：

仍按上面的例子，PCB线条的特性阻抗为50欧姆，如果遇到的电阻是30欧姆，则反射系数为，反射系数为负值，说明反射电压为负电压，值为

。此时反射点电压为3.3V+（-0.825V）=2.475V。

开路：

开路相当于阻抗无穷大，反射系数按公式计算为1。即反射电压3.3V。反射点处电压为6.6V。可见，在这种极端情况下，反射点处电压翻倍了。

短路：

短路时阻抗为0，电压一定为0。按公式计算反射系数为-1，说明反射电压为-3.3V，因此反射点电压为0。

6.2 反射的测试方法

TDR（Time Domain Reflectometry：时域反射计）测试方法是目前主要反射测试方案，广泛使用于PCB(印制电路板)信号线、以及器件阻抗的测试，比如单端信号线，差分信号线，连接器等。下图是TDR测试仪器结构图：

原理：当传输路径中发生阻抗变化, 部分能量会被反射, 剩余的能量会继续传输。只要知道发射波的幅度及测量反射波的幅度，就可以计算阻抗的变化。同时只要测量由发射到反射波再到达发射点的时间差就可以计算阻抗变化的位置。

阻抗变化点的位置计算公式：

这种测试有一个要求，就是和实际应用的条件相结合，比如实际该信号线的信号上升沿在300ps左右，那么TDR的输出脉冲信号的上升沿也要相应设置在300ps附近，而不使用30ps左右的上升沿，否则测试结果可能和实际应用有比较大的差别。影响TDR测试精度有很多的原因，主要有反射、校准、读数选择等，反射会导致较短的PCB信号线测试值出现严重偏差，特别是在使用TIP(探针)去测试的情况下更为明显，因为TIP和信号线接触点会导致很大的阻抗不连续，导致反射发生，并导致附近三、四英寸左右范围的PCB信号线的阻抗曲线起伏。

6.3 TDR曲线映射着传输线的各点

其中ρ是反射系数，Z0是参考阻抗（一般为50ohm，由测试系统决定），Z是待测阻抗。由此仪器可以计算显示出传输线各个点的阻抗，从而可以在仪器的屏幕上显示一条TDR 曲线，曲线的每一点对应传输线上的每一点的反射系数或特征阻抗。

计算非常简单，重要的是必须知道，由于反射现象的存在，信号传播路径中阻抗发生变化的点，其电压不再是原来传输的电压。这种反射电压会改变信号的波形，从而可能会引起信号完整性问题。这种感性的认识对研究信号完整性及设计电路板非常重要，必须在头脑中建立起这个概念。

6.4 TDR探头选择

TDR探头主要有三类：Handheld手持探头、SMA探头、MicroProbe微探头

第7章振铃

信号的反射可能会引起振铃现象，一个典型的信号振铃如图7-1所示。

图7-1 反弹图观察信号振铃

那么信号振铃是怎么产生的呢？

前面讲过，如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。

信号振铃的过程可以用反弹图来直观的解释。假设驱动端的输出阻抗是10欧姆，PCB 走线的特性阻抗为50欧姆（可以通过改变PCB走线宽度，PCB走线和内层参考平面间介质厚度来调整），为了分析方便，假设远端开路，即远端阻抗无穷大。驱动端传输3.3V电压信号。我们跟着信号在这条传输线中跑一次，看看到底发生了什么？为分析方便，忽略传输线寄生电容和寄生电感的影响，只考虑阻性负载。图7-2为反射示意图。

B

A

图7-2 反射示意图

第1次反射：信号从芯片内部发出，经过10欧姆输出阻抗和50欧姆PCB特性阻抗的分压，实际加到PCB走线上的信号为A点电压1*50/(10+50)=0.84V。传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是0.84V。此时B 点测量电压是0.84+0.84=1.68V。

第2次反射：0.84反射电压回到A点，阻抗由50欧姆变为10欧姆，发生负反射，A 点反射电压为-0.56V，该电压到达B点，再次发生反射，反射电压-0.56V。此时B点测量电压为1.68-0.56-0.56=0.56V。

第3次反射：从B点反射回的-0.56V电压到达A点，再次发生负反射，反射电压为0.38V。该电压到达B点再次发生正反射，反射电压0.38V。此时B点测量电压为

0.56+0.38+0.38=1.32V。

第4次反射：。。。。。。。。。

第5次反射：。。。。。。。。。

如此循环，反射电压在A点和B点之间来回反弹，而引起B点电压不稳定。观察B点电压：1.68V->0.56V->1.32V->……，可见B点电压会有上下波动，这就是信号振铃。

信号振铃根本原因是负反射引起的，引起负反射的根本原因是阻抗变化，所以，可以看出阻抗变化在整个信号完整性中具有重要的研究意义，需要有深刻的理解和认识。

负载端信号振铃会严重干扰信号的接受，产生逻辑错误，必须减小或消除，因此对于长的传输线必须进行阻抗匹配端接。

第8章串扰

8.1 串扰的定义

如果足够细心你会发现，有时对于某根信号线，从功能上来说并没有输出信号，但测量时，会有幅度很小的规则波形，就像有信号输出。这时你测量一下与它邻近的信号线，看看是不是有某种相似的规律！对，如果两根信号线靠的很近的话，通常会的。这就是串扰。当然，被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律，更多的是表现为噪声形式。串扰在当今的高密度电路板中一直是个让人头疼的问题，由于布线空间小，信号必然靠得很近，因此你比须面对它，只能控制但无法消除。对于受到串扰的信号线，邻近信号的干扰对他来说就相当于噪声。

串扰发生在两种不同的情况中：互联线为均匀传输线时和互联心为非均匀传输线时。在可控阻抗传输线上，线条有很宽的均匀返回路径，相对的容性耦合与感性耦合大小是相当的。在这种情况下，这两种效应在静态线的近端和远端的叠加方式是不一样的，下图8-1即为电路板上的两个网络间的近端和远端串扰。

图8-1 近端和远端串扰

串扰大小和电路板上的很多因素有关，并不是仅仅因为两根信号线间的距离。当然，距离最容易控制，也是最常用的解决串扰的方法，但不是唯一方法。这也是很多工程师容易误解的地方。

8.2 观测串扰

串扰问题很难被抓住，因为他们设计到逻辑电路中按照推测本应该互不相关的若干部分之间的相互作用。通常是由于以下几个因素的共同作用：

–由于振铃而引起罗技电路容限降低

–符合建立和保持时间要求的容限

–多根数据线间相互耦合

为了找出串扰，并把它量化。由于其特性，串扰很难看到的，为了把串扰放大到可以观察的程度，我们有三条路可以走：关掉原始信号，关掉串扰，人为产生串扰。

第9章信号质量

9.1 常见的信号质量问题

1)过冲

负过冲

），闩锁损伤器件（< VEE/GND），对

2)毛刺（噪声）

正向毛刺负向毛刺

主要是时钟类信号上的回勾有危害，可能会使得采样到多余的数据

3) 信号边沿缓慢

上升沿缓慢

表现：多次跨越电平临界值。又称为回冲。处于VH 附近的回冲称为

表现：经过多次反复才回归正常电平。又称为振铃。

5）建立、保持时间（Setup time & Hold time）

建立保持时间是一个时序的概念。通常把单板的数字信号分为控制信号、时钟信号、地址信号、数据信号等，时序关系就是这些信号间的相互关系。判断时序关系主要有两个指标：建立时间和保持时间。

如下图，建立时间就是指在触发器的采样信号（这个采样信号通常是指时钟）有效之前，数据已经稳定不变的时间；而保持时间是指采样信号有效之后数据保持稳定不变的时间。

保持时间

建立时间