第六章数字电路基础
合集下载
数字设计课件 数字电路第六章
2-to-4 Decoder I0 Y0 I1 Y1
Y2 EN Y3
Truth T(ab2l-e4fo二r 进a 2制-to译-4码Bin器ar真y D值ec表ode)r
Inputs
Outputs
EN I1 I2 Y3 Y2 Y1 Y0
0XX 100 101 110 111
0000 0001 0010 0 10 0 1000
(一般来说，输出编码比输入编码位数多)
Encoder（编码器）
Output Code has Fewer bits than its Input Code called an Encoder (输出编码比输入编码位数少，则常称为编码器)
Most Commonly Used Case
Decoder（译码器）
ห้องสมุดไป่ตู้
X
Y
F
Z
6.2 Circuit Timing (电路定时)
Propagation Delay
Timing Analysis: Worst-Case Delay
(定时分析：取最坏情况延迟)
W X
’32
Maximum Delay (最大延迟) Typical Delay (典型延迟) Minimum Delay (最小延迟)
1/2 74x139
G Y0 Y1
A Y2 B Y3
Decoder（译码器）
2. 3-to-8 Decoder
Truth T(ab3l-e8f二or进a 3制-to译- 8码B器ina真ry值De表co)der
Decoder and Encoder
(译码器和编码器)
Multiple-Input, Multiple-Output Logic Circuit
Y2 EN Y3
Truth T(ab2l-e4fo二r 进a 2制-to译-4码Bin器ar真y D值ec表ode)r
Inputs
Outputs
EN I1 I2 Y3 Y2 Y1 Y0
0XX 100 101 110 111
0000 0001 0010 0 10 0 1000
(一般来说，输出编码比输入编码位数多)
Encoder（编码器）
Output Code has Fewer bits than its Input Code called an Encoder (输出编码比输入编码位数少，则常称为编码器)
Most Commonly Used Case
Decoder（译码器）
ห้องสมุดไป่ตู้
X
Y
F
Z
6.2 Circuit Timing (电路定时)
Propagation Delay
Timing Analysis: Worst-Case Delay
(定时分析：取最坏情况延迟)
W X
’32
Maximum Delay (最大延迟) Typical Delay (典型延迟) Minimum Delay (最小延迟)
1/2 74x139
G Y0 Y1
A Y2 B Y3
Decoder（译码器）
2. 3-to-8 Decoder
Truth T(ab3l-e8f二or进a 3制-to译- 8码B器ina真ry值De表co)der
Decoder and Encoder
(译码器和编码器)
Multiple-Input, Multiple-Output Logic Circuit
第六章+数字电路基础
每一时刻最多只有一
E2
个三态门接到总线上，
&
其余各门均处于高阻悬
空状态。
E3
返回
第五节 MOS门电路
NMOS门电路 CMOS门电路
返回
一、 NMOS门电路
1. NMOS“非”门电路
+UDD
导通
VF2
F 10
01 A
VF1 截导止通
FA
返回
2. NMOS“与非”门电路
+UDD
10 B 1A
VF3 导通 F 01
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
0
00
0
0
1
1
11
11
1
11
1
1
0
0
00
00
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数电第六章时序逻辑电路
• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
数字电路第6章(1时序逻辑电路分析方法)
数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能：任一时刻的输出不仅取决于该时刻的输入；还与电路原来的状态有关。
例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路，且存储电路必不行少；②存储电路的输出状态必需反馈到组合电路输入端，与输入变量共同确定组合规律的输出。
yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述：Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步：异步：没有统一的时钟脉冲，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态，而且还取决于输入变量。
Y=F(X,Q)米利(Mealy)型：穆尔(Moore)型：输出状态仅取决于存储电路的状态。
犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式：写出时序电路的输出方程、驱动方程和状态方程。
输出方程反映电路输出Y与输入X和状态Q之间关系表达式；驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表：反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。
(3)状态〔转换〕图：(4)时序图：反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。
数字电路讲义-第六章w1
外部连接电路直接列出状态转换表，从而判断整个电路的 功能
4 状态图
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和
三、集成异步BCD计数器
异步BCD码计数器74LS290 激励函数
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器
构成8421BCD计数器
异步BCD码计数器74LS290
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理
J3 = Q2Q1Q0 K3= Q2
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和
4 状态图
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和
三、集成异步BCD计数器
异步BCD码计数器74LS290 激励函数
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器
构成8421BCD计数器
异步BCD码计数器74LS290
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理
J3 = Q2Q1Q0 K3= Q2
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和
数字电路-第六章 正弦波振荡电路
(4) 稳幅环节：使振幅稳定、改善波形。有的振荡电路的稳幅是 通过负反馈实现的。
二、振荡电路的分析
• 首先判断它能否产生正弦波振荡。
• 对能振荡的电路，其振荡频率可根据选频 网络选频条件推算，为了保证振荡电路起 振，必须由起振条件确定电路的某些参数。
1、 判断能否产生正弦波振荡的步骤
(1) 检查电路的基本组成，一般应包含放大电路、 反馈网络、选频网络和稳幅环节等。
(2) LC振荡电路：选频网络由L、C元件组成。可分为变 压器反馈式、电感三点式和电容三点式等3种LC振荡电路。
(3) 石英晶体振荡电路：选频作用主要依靠石英晶体谐振 器来完成。根据石英晶体谐振器的工作状态和联接形式的 不同，可以分为并联式和串联式两种石英晶体振荡电路。
6.3 RC振荡器
一、 电路组成
6.1 正弦波振荡电路的基本原理
一、产生振荡的条件
+
Vd′
Vo
基本放大电路 A
放大电路净输入电压：
Vi=0
Vi+ Vf
+
.
.
.
Vd' = Vi + V f
反馈网络 F Vf
.
.
产生正弦波振荡时，应满足振：荡V条d件' = V f
（电路维持振荡的平衡条件）
A& F&
=1
.
..
••
V f = F VO
1 振荡的基本概念 2 RC振荡器
6.0 振荡的基本概念
振荡器是一种不需外加信号激励就能直接将
直流能源转换成具有一定频率、一定幅度和一 定波形的交流能量输出的电路
– 从能量的观点看，放大器是一种在输入信号控 制下，将直流电源提供的能量转变为按输入信号 规律变化的交变能量的电路 – 而振荡器是不需要输入信号控制，就能自动地 将直流电源的能量转变为特定频率和幅度的交变 能量的电路
二、振荡电路的分析
• 首先判断它能否产生正弦波振荡。
• 对能振荡的电路，其振荡频率可根据选频 网络选频条件推算，为了保证振荡电路起 振，必须由起振条件确定电路的某些参数。
1、 判断能否产生正弦波振荡的步骤
(1) 检查电路的基本组成，一般应包含放大电路、 反馈网络、选频网络和稳幅环节等。
(2) LC振荡电路：选频网络由L、C元件组成。可分为变 压器反馈式、电感三点式和电容三点式等3种LC振荡电路。
(3) 石英晶体振荡电路：选频作用主要依靠石英晶体谐振 器来完成。根据石英晶体谐振器的工作状态和联接形式的 不同，可以分为并联式和串联式两种石英晶体振荡电路。
6.3 RC振荡器
一、 电路组成
6.1 正弦波振荡电路的基本原理
一、产生振荡的条件
+
Vd′
Vo
基本放大电路 A
放大电路净输入电压：
Vi=0
Vi+ Vf
+
.
.
.
Vd' = Vi + V f
反馈网络 F Vf
.
.
产生正弦波振荡时，应满足振：荡V条d件' = V f
（电路维持振荡的平衡条件）
A& F&
=1
.
..
••
V f = F VO
1 振荡的基本概念 2 RC振荡器
6.0 振荡的基本概念
振荡器是一种不需外加信号激励就能直接将
直流能源转换成具有一定频率、一定幅度和一 定波形的交流能量输出的电路
– 从能量的观点看，放大器是一种在输入信号控 制下，将直流电源提供的能量转变为按输入信号 规律变化的交变能量的电路 – 而振荡器是不需要输入信号控制，就能自动地 将直流电源的能量转变为特定频率和幅度的交变 能量的电路
数字电子技术课件第六章 时序逻辑电路(调整序列码)0609
（3）移入数据可控的并行输入移位寄存器
Z
M
Z D3 X Q3MX Q3NX
N 0 1 0 1
Q3n+1 置0 Q3不变 Q3计翻 置1
0 0 1 1
X 0, Z D3 同步（并行）置数 X 1, Z M Q3 NQ3 右移
右移数据由MN组合而定
3、双向移位寄存器 加选通门构成。
t1
t2
t3
存1 个 数 据 占 用1 个 cp
D1 D2 D3、 Q1 Q2 Q3波形略
二、移位寄存器
移位：按指令(cp),触发器状态可 向左右相邻的触发器传递。 功能：寄存，移位。
构成：相同的寄存单元（无空翻触发器）
共用统一的时钟脉冲（同步工作） 分类：单向、双向
1、单向移位寄存器（4位，右移为例，JK触发器构成） （1）电路：4个相同寄存单元(4个JK触发器)； 同步cp为移位指令； 移1(即: Qn+1 =1) → J=1，K=0 移0(即: Qn+1 =0) → J=0，K=1
1
4个脉冲以后 可从Q3～Q0并 行输出1101
2、并行输入移位寄存器
可预置数的移 位寄存器
（1）选通门——与或逻辑，2选1数据选择器 A B X X:控制信号 F=AX+BX X=1,F=A X=0,F=B
1
&
≥1
F
（2）电路（4位，右移，JK触发器构成）
X控制信号：X＝0，置数； X＝1，右移。 Dr右移数据输入端。 D3～D0并行数据输入端。
X控制信号：X＝0，左移，DL左移数据输入端。 X＝1，右移，Dr右移数据输入端；
双向移位寄存器示例，X控制信号：X＝0，左移， X＝1，右移，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上一页
下一页
返回
第一节数字电路相关基础知识
对数字系统而言，使用最为方便的是按二进制数编制代码。如在 用二进制数码表示十进制数的0~9这十个状态时常用8421码制，而8, 4, 2, 1是十位二进制数所在位的权。 用8421码制编制的代码属于BCD码的一种，意指这种编码为“以 二进制编码的十进码”。8421BCD码都以4位二进制数来表示1位十进 制数，每位二进制数都有固定的权位，所以这种代码也称为有权码。 8421码制的编码表如表6-1所列。
下一页
返回
第三节门电路的基础知识
二、或门的相关概念
决定某事件发生的几个条件中，只要有一个或一个以上的条件 具备，该事件就发生，这种逻辑关系称为或逻辑关系。 如图6-7 ( a)所示的电路，两个开关并联，再与一盏灯串联接在 电路中，只要其中有一个开关闭合，电灯就会亮，开关闭合和灯亮即 为或逻辑关系。图6-7 ( b )所示为或逻辑符号。图6 -8是实现或逻辑的 二极管或门电路。 或逻辑的表达式如下 表6 -3为或逻辑真值表。
第六章数字电路基础
第一节数字电路相关基础知识 第二节晶体管开关电路的种类及应用 第三节门电路的基础知识 第四节集成触发器的结构及应用
第一节数字电路相关基础知识
一、脉冲
脉冲信号是多种多样的，常见的有方波、三角波、矩形波、尖峰 波等，如图6-1所示。各种脉冲波的共同特点就是突然变化和不连续 性。 矩形脉冲是一种典型的数字信号，图6-2 (a)为矩形脉冲信号的理 想形式。矩形脉冲有正脉冲和负脉冲之分，脉冲跃变后的值比初始值 高称为正脉冲，反之则称为负脉冲，如图6-2 (b)所示。但实际的矩形 脉冲波形的脉冲上升和下降都需要一定的时间，不可能达到理想脉冲 那么陡峭，是如图6 -2 (c)所示的形式。它的主要参数如下:
下一页
返回
第二节晶体管开关电路的种类及应用
二、晶体三极管开关特性
晶体三极管的输出特性有三个区域，即放大区、截止区和饱和 区。在三极管放大电路中，三极管工作在放大区。在数字电路中，三 极管则主要工作在截止区和饱和区，并经常在这两个区域之间进行快 速转换，但经过放大区的时间则是很短促的，三极管的这种工作方式 也具有开关特性，此时三极管工作在开关状态，如图6-4所示。当输 入低电平0. 3 V使三极管截止时，输出为高电平+5V当输入高电平+5 V使三极管饱和导通时，输出为低电平0. 3 V。这种输出电平的高、 低总是与输入相反的电路又称为反相器。
上一页
下一页
返回
第四节集成触发器的结构及应用
2.逻辑功能 (1)当CP = 0时导引门被封锁，G3, G4的输出都为1，基本RS触发器维 持原状态。 (2)当CP=1时导引门畅通，G3, G4的输出就是R, S信号取反，同步RS触 发器按基本RS触发器的规律变化，只是R, S需要输入正脉冲，通过导 引门后才能转换成基本触发器所需要的负脉冲。根据与非门的逻辑关 系，可以列出钟控:RS触发器的逻辑状态表，见表6-7，表中符号“x” 表示取0或取1均可。图6-15为其工作波形。 (3)初始状态的预置
上一页
下一页
返回
第四节集成触发器的结构及应用
2.自激多谐振荡器组成的信号灯闪光电路 多谐振荡器是一种能自动产生脉冲波的振荡器，所以也称矩形波 发生器，用555定时器构成的多谐振荡电路如图6-21 ( a)所示。 图中电容C、电阻R1和R2作为振荡器的定时元件，决定着输出脉 冲的宽度，工作波形如图6-21 ( b)所示。 由自激多谐振荡器和触点开关构成的电子闪光器原理图如图6 -22 所示。 接通转向灯电路，可由自激多谐振荡器输出的矩形波脉冲信号去 控制灯一亮一灭的闪光。其闪光频率由矩形波脉冲宽度决定。
返回
图6 -22有触点电子闪光器的原理图
返回
上一页
下一页
返回
第三节门电路的基础知识
四、与非门的相关概念
与门的输出端与一个非门的输入端相连就构成与非门，如图6-10 所示。与非门电路是组合逻辑门电路的一种，表6 -5为与非门的输入 和输出关系的逻辑真值表。 与非门的逻辑表达式为
上一页
下一页
返回
第三节门电路的基础知识
五、集成与非门的相关概念
随着集成电路技术的发展，各种门电路已普遍采用集成电路， 且每个集成块包含多个门电路。实际应用中的TTL晶体管一晶体管逻 辑电路)与非门电路就是在与门电路后加上一个非门的集成电路，它 是数字电路中最基本的单元电路，利用TTL集成电路可以构成各种基 本电路。
上一页 下一页 返回
第一节数字电路相关基础知识
(2)二进制二进制数组是用0和1两个数码按照一定的规律排列起来来表示 数值大小的。 (3)二、十进制数的相互转换二进制数转换成十进制数的方法是:将各位 二进制数乘以对应位的权，然后相加，其相加的和即为转换成的十进 制数。 2.码制 数字信息可分为两类，一类是数值信息，另一类是文字、图形、 符号等非数值信息。对第二类信息，在数字系统中也用一定位数的二 进制数来表示，以便计算机能够处理。这些代表非数值信息的二进制 码不再有数值的意义，称为代码。为了便于记忆、查找、区别，在编 制各种代码时，总要遵循一定的规律，这一规律称为码制。建立这种 代码与文字、符号等非数值信息间一一对应关系的过程称为编码。
上一页
下一页
返回
第四节集成触发器的结构及应用
四、D触发器
D触发器也是一种应用很广的触发器，它只有一个同步输入端图 6 -18所示为D触发器的逻辑符号，CP处不加小圆圈，表明触发器是由 CP脉冲的上升沿触发。表6-9为D触发器的逻辑状态表。图6 -19所示 为其工作波形。
五、555定时器电路
1. 555定时器的结构及逻辑功能 555定时器是一种模拟电路和数字电路相结合的器件，其内部 电路结构如图6-20所示。
上一页
返回
表6-1 8421 BCD码编码表
返回
表6 -2与逻辑真值表
返回
表6 -3或逻辑真值表
返回
表6-5与非门逻辑真值表
返回
表6-6基本RS触发器的逻辑状态表
返回
表6-7同步RS触发器的逻辑状态表
返回
表6-8主从JK触发器的逻辑状态表
返回
表6-9 D触发器的逻辑状态表
返回
图6-1几种常见的脉冲波形
上一页
返回
第四节集成触发器的结构及应用
一、基本RS触发器
基本RS触发器结构简单，是构成各种实用的触发器的基础。 1.电路组成 与非门的输出端与输入端交叉反馈相接，就构成了基本RS触发 器，图6-12所示为它的逻辑图和逻辑符号。图中，R, S为输入端， 为输出端。 2.逻辑功能 基本RS触发器的逻辑状态列于表6 -6中。图6 -13为RS触发器的 工作波形。
下一页
返回
第一节数字电路相关基础知识
(1)脉冲幅度Um (2)脉冲前沿时间tr (3)脉冲后沿时间tk (4)脉冲宽度tk (5)脉冲频率f (6)脉冲周期T
二、数的进制与码制
1.数制 数制就是数的表示方法。常用的数制有以下几种: (1)十进制十进制数是用0 ~9十个数码按照一定的规律排列起来来表示数 值的大小。计数的基数为10，计数规则是“逢十进一”，所以称为十 进制。
返回
图6-13基本RS触发器工作波形
返回
图6-14同步RS触发器
返回
图6-15同步RS触发器工作波形
返回
图6-16主从JK触发器
返回
图6-17主从JK触发器工作波形
返回
图6-18 D触发器的逻辑符号
返回
图6-19 D触发器工作波形
返回
图6-20 555定时器电路结构和引脚图
返回
图6-21 555定时器构成的多谐振荡器
上一页
下一页
返回
第二节晶体管开关电路的种类及应用
三、晶体管开关电路的应用
在汽车电源中，普遍采用调节器调节输出电压。图6 -5所示是 JFT201型晶体管调压器电路图，通过分析这一电路介绍晶体管调压 器的基本原理。
上一页
返回
第三节门电路的基础知识
一、与门的相关概念
决定某事件发生的所有条件都具备时，该事件才会发生，这种逻 辑关系称为与逻辑关系。与门是实现与逻辑关系的门电路，这种逻辑 关系可用图6-6 ( a )所示的例子说明。 图6 -7 ( d)所示为二极管与门电路。A, B两端为输入端，Y为输 出端。A, B两端有一端为低电平时，对应的二极管导通，输出端被钳 制在低电平。只有当A、B两端均为高电平时，输出端才为高电平。 与逻辑的表达式为 表6-2为与逻辑真值表。
上一页
下一页
返回
第四节集成触发器的结构及应用
同步RS触发器的结构虽然简单，但有两个严重缺点:一是有不确 定态;二是触发器在CP作用期间有可能发生空翻现象，从而失去同步 的意义。所以，它在实际应用中受到一定的限制。
三、主从型JK触发器
图6-16所示为主从型JK触发器的逻辑图和逻辑符号 主从型JK触发器由两个同步RS触发器组成，分别称为主触发器 和从触发器，将从触发器的输出反馈到主触发器的输入，以消除输出 的不确定状态。此外，还通过一个非门将两个触发器的时钟脉冲端连 接起来，使主、从触发器的时钟脉冲极性相反。 表6 -8所示为主从JK触发器的逻辑状态表。图6-17所示为其工作 波形。
上一页
下一页
返回
第三节门电路的基础知识
三、非门的相关概念
条件与结果的状态总是相反，这种逻辑关系称为非逻辑。也就是 说，在非门电路中，输入信号为低电平时，输出信号为高电平;输入 信号为高电平时，输出信号为低电平。非门电路是一种单端输入、单 端输出的电路。 图6-9 (a)所示为非逻辑关系的简单例子。开关S与电灯并联接在 电路中，S闭合时，电灯不亮，开关S断开时电灯反而亮了，这就是非 逻辑关系。所以非门电路又称为反相器。图6-9 ( b )所示为其逻辑符 号。 非逻辑也称逻辑非，其表达式为